公开(公告)号：CN111309521B

公开(公告)日：2024-02-09

申请号：CN202010059981.2

申请日：2020-01-19

Applicant: 深圳市恒扬数据股份有限公司

Inventor： 赵轩博 ,  皮广辉 ,  徐成 ,  郑泽华

IPC: G06F11/14

Abstract: 本发明适用于电子技术领域，提供了一种FPGA重加载方法、FPGA卡式设备和主机，其中，所述FPGA重加载方法包括：主机下发FPGA卡式设备重加载配置；所述主机以预设时间间隔为周期，向所述FPGA卡式设备发送心跳消息；所述FPGA卡式设备根据所述主机发送的心跳消息进行重加载。本申请采用心跳交互的方式使得FPGA卡式设备能够根据主机侧的状态进行重加载，避免了主机侧CPU负载高的情况下所导致的FPGA卡式设备重加载失败的问题，提高了FPGA卡式设备重加载的成功率。

公开(公告)号：CN111309521A

公开(公告)日：2020-06-19

申请号：CN202010059981.2

申请日：2020-01-19

Applicant: 深圳市恒扬数据股份有限公司

Inventor： 赵轩博 ,  皮广辉 ,  徐成 ,  郑泽华

IPC: G06F11/14

Abstract: 本发明适用于电子技术领域，提供了一种FPGA重加载方法、FPGA卡式设备和主机，其中，所述FPGA重加载方法包括：主机下发FPGA卡式设备重加载配置；所述主机以预设时间间隔为周期，向所述FPGA卡式设备发送心跳消息；所述FPGA卡式设备根据所述主机发送的心跳消息进行重加载。本申请采用心跳交互的方式使得FPGA卡式设备能够根据主机侧的状态进行重加载，避免了主机侧CPU负载高的情况下所导致的FPGA卡式设备重加载失败的问题，提高了FPGA卡式设备重加载的成功率。