连接处理方法、系统、电子设备、服务器及可读存储介质

    公开(公告)号:CN115190175A

    公开(公告)日:2022-10-14

    申请号:CN202210840515.7

    申请日:2022-07-18

    Abstract: 本申请公开了一种连接处理方法、系统、电子设备、服务器及可读存储介质,涉及服务器领域,该连接处理方法包括对接收到的客户端发送的TCP连接进行解析,得到客户端数据;将客户端数据存储到DDR中与TCP连接对应的预设存储空间,并判断预设存储空间中存储的客户端数据是否满足TLS处理条件;若是,对预设存储空间中存储的所有客户端数据进行TLS计算处理,将处理后的客户端数据发送至服务端;当接收到服务端反馈的服务端数据,对服务端数据进行TLS计算处理,将处理后的服务端数据封包发送至客户端。本申请能够减少设计复杂度,避免大量断包处理、状态存储及回读,同时释放了CPU资源,从而保证服务器性能。

    图数据的数据压缩方法、解压缩方法、系统及相关装置

    公开(公告)号:CN111046002B

    公开(公告)日:2022-08-02

    申请号:CN201911243266.8

    申请日:2019-12-06

    Abstract: 本申请提供一种图数据的压缩方法,包括:获取原始图数据并确定原始图数据中每条边的节点对;将节点对中的同一源节点按照预设分组规则分组;每个分组中保留一个源节点;根据每个分组的组类型存入对应的FIFO;对源节点的源节点数据和目的节点的目的节点数据添加标签;对FIFO进行轮询并存储,得到压缩图数据。本申请使得对应目的节点数量不同的源节点采用不同的压缩率,在同一分组内仅保留一个源节点,无需存储重复的源节点。可以支持图数据大规模并行解压缩,大幅增加图数据处理带宽。本申请还提供一种图计算系统的数据压缩系统、计算机可读存储介质和一种数据压缩终端,具有上述有益效果。

    一种数据处理系统及方法
    5.
    发明公开

    公开(公告)号:CN117608838A

    公开(公告)日:2024-02-27

    申请号:CN202311603350.2

    申请日:2023-11-28

    Abstract: 本发明公开了一种数据处理系统及方法,涉及数据处理领域,为解决将数据存储和计算卸载到中央处理器上实现会占用中央处理器资源,该数据处理系统包括主机、至少一个设有高速计算链路接口的存储设备、以及至少一个设有高速计算链路接口的计算设备,其中,主机,用于获取训练数据,将训练数据写入存储设备;计算设备,用于从存储设备中获取训练数据及模型权重数据,基于训练数据及模型权重数据得到本地权重数据,并将本地权重数据写入存储设备;存储设备,用于存储训练数据及本地权重数据,基于所有本地权重数据得到模型权重数据并存储。本发明能够减少对主机的中央处理器的资源的占用,节省了计算设备的缓存空间、算力和带宽。

    一种加速卡及其MAC地址生成方法、装置和存储介质

    公开(公告)号:CN112187966B

    公开(公告)日:2023-04-28

    申请号:CN202010980157.0

    申请日:2020-09-17

    Abstract: 本申请公开了一种加速卡及其MAC地址生成方法、装置和计算机可读存储介质,该方法包括:获取目标加速卡的ID编号;提取ID编号的低32位和高32位;将低32位与预设初始值进行CRC32处理以生成第一校验值;将第一校验值与高32位进行CRC32处理以生成第二校验值;将第二校验值与预设常值拼接生成目标加速卡的MAC地址。本申请通过对具有唯一性的ID编号进行拆分、CRC32等处理,可生成同样具有唯一性的MAC地址,保障了MAC地址的有效性,省却了地址冲突检验的流程,同时,本申请无需手动设计和输入,即可自动高效的完成,保障了MAC地址的生成效率,特别适用于大批量加速卡的应用场景。

    业务处理方法及相关设备
    8.
    发明公开

    公开(公告)号:CN115344393A

    公开(公告)日:2022-11-15

    申请号:CN202211034432.5

    申请日:2022-08-26

    Abstract: 本申请公开了一种业务处理方法,应用于硬件加速器,包括:接收主机侧发送的业务数据;将所述业务数据写入至目标计算核对应的内存块,所述目标计算核为微核阵列中的一个或多个计算核;通过检测核采集所述内存块的写入信息,并将所述写入信息发送至所述目标计算核;通过所述目标计算核根据所述写入信息从所述内存块中读取所述业务数据,并对所述业务数据进行处理,获得处理结果。应用本申请所提供的技术方案,可以有效降低主机设备对CPU的占用,进而提高了系统整机性能。本申请还公开了一种业务处理装置、电子设备及计算机可读存储介质,同样具有上述技术效果。

    一种加速卡及其MAC地址生成方法、装置和存储介质

    公开(公告)号:CN112187966A

    公开(公告)日:2021-01-05

    申请号:CN202010980157.0

    申请日:2020-09-17

    Abstract: 本申请公开了一种加速卡及其MAC地址生成方法、装置和计算机可读存储介质,该方法包括:获取目标加速卡的ID编号;提取ID编号的低32位和高32位;将低32位与预设初始值进行CRC32处理以生成第一校验值;将第一校验值与高32位进行CRC32处理以生成第二校验值;将第二校验值与预设常值拼接生成目标加速卡的MAC地址。本申请通过对具有唯一性的ID编号进行拆分、CRC32等处理,可生成同样具有唯一性的MAC地址,保障了MAC地址的有效性,省却了地址冲突检验的流程,同时,本申请无需手动设计和输入,即可自动高效的完成,保障了MAC地址的生成效率,特别适用于大批量加速卡的应用场景。

    一种基于FPGA的FAST协议解码方法、装置及设备

    公开(公告)号:CN111967244A

    公开(公告)日:2020-11-20

    申请号:CN202010751254.2

    申请日:2020-07-30

    Inventor: 梅国强 郝锐 郭巍

    Abstract: 本申请公开了一种基于FPGA的FAST协议解码方法,通过即时获取实际的XML模板并对其进行解析,生成FAST协议中间表示,并根据预先设置的解码参数确定单次读取的最大字段数,进而生成字段匹配状态机,因此该方法能够支持动态更新的XML模板,且允许根据实际网络带宽灵活设置最大字段数,适用于不同网络带宽的应用场景。在解码过程中,该方法通过字段移位寄存器和字段匹配状态机实现每次并行读取并解码多个字段的功能,显著提升了解码效率。此外,本申请还提供了一种基于FPGA的FAST协议解码装置、设备及可读存储介质,其技术效果与上述方法的技术效果相对应。

Patent Agency Ranking