一种基于内嵌并行结构遗传算法的关键电路单元定位方法

    公开(公告)号:CN109145411B

    公开(公告)日:2023-04-18

    申请号:CN201810872257.4

    申请日:2018-08-02

    Abstract: 一种基于内嵌并行结构遗传算法的关键电路单元定位方法,属于集成电路中关键性电路单元的定位技术领域。其具体包括:1)网表解析及相关量的初始化;2)构建面向关键电路单元的初始化种群,并初始化当前进化代数变量j=1;3)新建名人堂库HG,并将每一代中最好个体保存至HG中;4)若i>Nsm,则转到步骤7),否则转到步骤5);5)计算种群的多样性div;6)通过当前HG计算电路中各电路单元的关键性值;7)计算LC中各电路单元的关键性值;8)对步骤7所得的关键性值按降序排列,并输出与之相对应的电路单元。利用本发明成果,有助于实现以较小代价实现对电路结构的高可靠设计,并缩短电路的设计周期。

    一种面向门级电路的精确快速敏感性单元定位方法

    公开(公告)号:CN110287538A

    公开(公告)日:2019-09-27

    申请号:CN201910455296.9

    申请日:2019-05-29

    Abstract: 一种面向门级电路的精确快速敏感性单元定位方法,所述方法包括以下步骤:步骤1:解析网表,相关量初始化并生成满足均匀非伯努利序列分布特点的输入向量;步骤2:利用剪枝技术生成敏感性电路单元集合;步骤3:基于基准化分析策略,对Sensitive_set中的敏感性电路单元实施定位。本发明通过引入剪枝技术,极大地缩小了问题的求解空间,使加快了问题的求解速度;再基于所构建的基准化分析方法,实现了多输入向量下敏感性电路单元的快速有效定位;该发明在保证计算精度的前提下,大幅降低了问题求解的时间开销。

    一种基于内嵌并行结构遗传算法的关键电路单元定位方法

    公开(公告)号:CN109145411A

    公开(公告)日:2019-01-04

    申请号:CN201810872257.4

    申请日:2018-08-02

    CPC classification number: G06F17/5072 G06N3/126

    Abstract: 一种基于内嵌并行结构遗传算法的关键电路单元定位方法,属于集成电路中关键性电路单元的定位技术领域。其具体包括:1)网表解析及相关量的初始化;2)构建面向关键电路单元的初始化种群,并初始化当前进化代数变量j=1;3)新建名人堂库HG,并将每一代中最好个体保存至HG中;4)若i>Nsm,则转到步骤7),否则转到步骤5);5)计算种群的多样性div;6)通过当前HG计算电路中各电路单元的关键性值;7)计算LC中各电路单元的关键性值;8)对步骤7所得的关键性值按降序排列,并输出与之相对应的电路单元。利用本发明成果,有助于实现以较小代价实现对电路结构的高可靠设计,并缩短电路的设计周期。

    一种基于APHash的电路输入向量特征化方法

    公开(公告)号:CN108829912A

    公开(公告)日:2018-11-16

    申请号:CN201810336573.X

    申请日:2018-04-16

    Abstract: 一种基于APHash的电路输入向量特征化方法,首先读入输入向量并提取其长度,且对相关量进行初始化;接着,遍历输入向量并逐个提取其字符,并根据字符所处奇偶位的不同有针对性地采取相对应的字符变换策略直至输入向量的末尾;然后,基于变换前的输入向量长度与变换后的输入向量,再次对输入向量执行变换操作;最后,通过大质数将输入向量映射到指定区间,并输出映射结果。只要大质数足够大,针对任意长度的输入向量,该方法均可以获得极低碰撞率的输入向量映射结果。本发明有助于改善深度学习模型对电路结构可靠性的预测精度并降低模型的训练难度。

    一种面向门级电路的精确快速敏感性单元定位方法

    公开(公告)号:CN110287538B

    公开(公告)日:2023-04-18

    申请号:CN201910455296.9

    申请日:2019-05-29

    Abstract: 一种面向门级电路的精确快速敏感性单元定位方法,所述方法包括以下步骤:步骤1:解析网表,相关量初始化并生成满足均匀非伯努利序列分布特点的输入向量;步骤2:利用剪枝技术生成敏感性电路单元集合;步骤3:基于基准化分析策略,对Sensitive_set中的敏感性电路单元实施定位。本发明通过引入剪枝技术,极大地缩小了问题的求解空间,使加快了问题的求解速度;再基于所构建的基准化分析方法,实现了多输入向量下敏感性电路单元的快速有效定位;该发明在保证计算精度的前提下,大幅降低了问题求解的时间开销。

    一种基于评分机制的敏感性电路单元度量方法

    公开(公告)号:CN110175352A

    公开(公告)日:2019-08-27

    申请号:CN201910302763.4

    申请日:2019-04-16

    Abstract: 一种基于评分机制的敏感性电路单元度量方法,首先,构造满足均匀非伯努利序列分布特点的输入向量样本集;接着,利用生成的满足均匀非伯努利序列的二进制序列,对敏感性电路单元实施抽样;然后,利用SCA方法计算给定输入向量与敏感性电路单元组合样本所对应的敏感性;最后,将所得结果按所设计规则进行排序并输出敏感性单元的排序。本发明的结果有利于电路结构设计人员更方便、明确地对敏感单元进行加固,以便以更低成本地提升电路整体可靠性。

    一种基于剪枝策略的关键性电路单元定位方法

    公开(公告)号:CN110135005A

    公开(公告)日:2019-08-16

    申请号:CN201910311923.1

    申请日:2019-04-18

    Abstract: 一种基于剪枝策略的关键性电路单元定位方法,首先,网表解析及相关量的初始化;其次,构建满足均匀非伯努利序列分布特点的输入向量;接着,利用反向深度递归搜索算法设计一种面向非关键性互连导线的剪枝方法;然后,结合SCA方法实现了电路单元关键性的度量;最后,根据所得的关键性对电路单元实施排序。本发明基于电路的应用环境,通过非关键性电路单元的裁剪,并结合SCA方法,实现了电路结构中关键性单元的有效定位。它将在电路设计的早期阶段,有望基于较小代价在较大程度上促进电路结构可靠性的改善。

    一种基于深度自编码器网络的电路结构可靠性预测方法

    公开(公告)号:CN108829908A

    公开(公告)日:2018-11-16

    申请号:CN201810321633.0

    申请日:2018-04-11

    Abstract: 一种基于深度自编码器网络的电路结构可靠性预测方法,包括以下步骤:步骤1:网表解析及相关量的初始化,步骤2:创建电路的特征集;步骤3:基于基准电路集合采集对应特征集[TS,PF,AP]的数据集[ts,pf,ap]及其标签R所对应的数据r;步骤4:依据数据集[ts,pf,ap,r]的特点与规模,构建面向电路可靠性预测的DAN模型;步骤5:基于所选取的DAN模型,依据新输入的特征数据,实现对电路结构可靠性的快速预测。本发明提供一种兼顾可靠性和计算时空开销的基于深度自编码器网络的电路结构可靠性预测方法。

Patent Agency Ranking