-
公开(公告)号：CN117436383A
公开(公告)日：2024-01-23
申请号：CN202311469363.5
申请日：2023-11-07
Applicant: 浙江大学
IPC: G06F30/337 , G06F7/523
Abstract: 本发明公开了一种采用级联形式构建大数乘法器的设计方法及装置，包括以下步骤：根据所需的大数乘法器位宽以及现有小乘法器位宽确定对原始操作数的分解维度，利用多项式乘法的合并原理对大数乘法实现分而治之的逆向设计，并根据分解复杂度采用电路级联设计方法进行复杂度降维，实现底层乘法器数量的优化以及电路设计的简化。该设计方法通过自下而上的设计思路，能在优化乘法器数量与简化电路结构方向进行折衷考量。与传统分而治之构建大数乘法器的方法相比，本发明设计提出的方法能在考虑底层乘法器实际位宽的前提下，增加所构建的大数乘法器位宽的细粒度，进而充分利用底层乘法器资源，并避免乘法器之间的线路延时，从而提高整体电路的频率。
Search Results
1
records
(took 0.012 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
