公开(公告)号：CN110830004A

公开(公告)日：2020-02-21

申请号：CN201911142366.1

申请日：2019-11-20

Applicant: 河海大学常州校区

Inventor： 王海滨 ,  王李 ,  肖楠 ,  李磊

IPC: H03H17/02

Abstract: 本发明公开了一种数字滤波器的设计及验证方法，所述设计方法包括：导入设定好FIR滤波器滤波参数的FIR滤波器的IP核、FPGA内部PS的IP核、AXI总线协议的IP核、FIFO内部寄存器的IP核；根据设定的FIR滤波器滤波参数构建混频信号波形，导出混频信号的矩阵参数；根据信号流向对所有IP核进行连线，搭建数字滤波器硬件电路；所述验证方法包括：在FPGA内部的PS端通过对于FIFO内部寄存器的读写操作，写入混频的矩阵参数，同时将经过FIR滤波之后的信号矩阵参数通过串口传输的方式输入到上位机，通过FPGA进行信号还原以此验证FIR滤波器的正确性。本发明有利于滤波器设计的最优化。

公开(公告)号：CN110830004B

公开(公告)日：2023-05-05

申请号：CN201911142366.1

申请日：2019-11-20

Applicant: 河海大学常州校区

Inventor： 王海滨 ,  王李 ,  肖楠 ,  李磊

IPC: H03H17/02

Abstract: 本发明公开了一种数字滤波器的设计及验证方法，所述设计方法包括：导入设定好FIR滤波器滤波参数的FIR滤波器的IP核、FPGA内部PS的IP核、AXI总线协议的IP核、FIFO内部寄存器的IP核；根据设定的FIR滤波器滤波参数构建混频信号波形，导出混频信号的矩阵参数；根据信号流向对所有IP核进行连线，搭建数字滤波器硬件电路；所述验证方法包括：在FPGA内部的PS端通过对于FIFO内部寄存器的读写操作，写入混频的矩阵参数，同时将经过FIR滤波之后的信号矩阵参数通过串口传输的方式输入到上位机，通过FPGA进行信号还原以此验证FIR滤波器的正确性。本发明有利于滤波器设计的最优化。