公开(公告)号：CN114138707B

公开(公告)日：2023-02-21

申请号：CN202111448732.3

申请日：2021-11-30

Applicant: 江南大学

Inventor： 柴志雷 ,  冯一飞 ,  叶均超 ,  赵海旭 ,  姜博文 ,  陈世海

IPC: G06F15/78

Abstract: 本发明公开了一种基于FPGA的数据传输系统，其特征在于：包括主机端和FPGA端；所述FPGA端包括：CMAC模块、TCP/IP模块和用户自定义加速模块；IP模块用于接收网络数据包转发至对应的上层模块并将来自上层模块的数据校验封装后发送给以太网模块；TOE模块包括通用TOE模块和镜像TOE模块，所述通用TOE模块发送和接收TCP数据，并完成TCP拥塞控制；所述镜像TOE模块用于对交换机镜像端口开发完成TCP数据的接收和重排；用户自定义加速模块，用于部署数据加速程序硬件，处理接收到的数据，将处理完的数据发送至TCP/IP模块或主机端。本发明实现主机内存、全局内存和网络通信之间的低延迟数据传输及计算。

公开(公告)号：CN114138707A

公开(公告)日：2022-03-04

申请号：CN202111448732.3

申请日：2021-11-30

Applicant: 江南大学

Inventor： 柴志雷 ,  冯一飞 ,  叶均超 ,  赵海旭 ,  姜博文 ,  陈世海

IPC: G06F15/78

Abstract: 本发明公开了一种基于FPGA的数据传输系统，其特征在于：包括主机端和FPGA端；所述FPGA端包括：CMAC模块、TCP/IP模块和用户自定义加速模块；IP模块用于接收网络数据包转发至对应的上层模块并将来自上层模块的数据校验封装后发送给以太网模块；TOE模块包括通用TOE模块和镜像TOE模块，所述通用TOE模块发送和接收TCP数据，并完成TCP拥塞控制；所述镜像TOE模块用于对交换机镜像端口开发完成TCP数据的接收和重排；用户自定义加速模块，用于部署数据加速程序硬件，处理接收到的数据，将处理完的数据发送至TCP/IP模块或主机端。本发明实现主机内存、全局内存和网络通信之间的低延迟数据传输及计算。

公开(公告)号：CN214727450U

公开(公告)日：2021-11-16

申请号：CN202120350143.0

申请日：2021-02-07

Applicant: 江南大学

Inventor： 高昊晖 ,  樊荣 ,  阳文敏 ,  柴志雷 ,  缪永杰 ,  赵海旭 ,  叶均超 ,  徐聪 ,  王腾

IPC: B41J2/01 ,  B41J29/38

Abstract: 本实用新型涉及一种喷墨打印喷头通信驱动控制电路板，包括：电源模块，所述电源模块为电路板提供电源；主控模块，与主控模块连接的通迅模块、接口模块、第一存储模块、第二存储模块、驱动芯片模块、编码器芯片模块；所述第一存储模块包括：打印系统数据缓存单元和喷头模型数据缓存寄存器堆单元；所述第二存储模块包括喷头控制单元。本实用新型能够灵活扩展组合大规模的喷墨打印喷头，取消了传统打印控制由主板和喷墨控制板组成系统的限制，有效降低了打印机控制系统的成本，提高了打印机的打印精度及工作效率。

公开(公告)号：CN214727578U

公开(公告)日：2021-11-16

申请号：CN202120350142.6

申请日：2021-02-07

Applicant: 江南大学

Inventor： 樊荣 ,  高昊晖 ,  阳文敏 ,  柴志雷 ,  缪永杰 ,  赵海旭 ,  叶均超 ,  徐聪 ,  王腾

IPC: B41J29/393 ,  G06F3/12

Abstract: 本实用新型涉及一种通信驱动控制电路板，包括主板，所述主板上设置有驱动芯片、拓展处理平台和外设扩展接口；所述拓展处理平台包括双核ARM处理器和FPGA架构；外设扩展接口包括千兆网口、SD卡接口、串行外围设备接口、JTAG接口和编码器接口；所述双核ARM处理器连接千兆网口、SD卡接口和串行外围设备接口；FPGA架构连接JTAG接口和编码器接口；所述双核ARM处理器和FPGA架构之间通过片内总线相互通讯连接；FPGA架构与所述驱动芯片电连接；所述驱动芯片与打印机的打印喷头电连接，其能将传统打印设备中的通信主板和喷墨控制板集成为一块拓展处理平台，不需主板分发传递打印数据至喷墨控制板，作业效率更高。