-
公开(公告)号：CN115344526A
公开(公告)日：2022-11-15
申请号：CN202210980907.3
申请日：2022-08-16
Applicant: 江南信安(北京)科技有限公司
Abstract: 一种数据流架构的硬件加速方法及装置，该方法通过主机端存储NTT计算所需输入数据，将N个输入的NTT计算任务划分成I个规模为J的子任务；使用OpenCL异构计算框架，建立FPGA设备端的计算核，并将划分得到的子任务数据传输到FPGA设备端上的缓存区；第一个子任务内部数据以Dataflow的方式处理，当第一轮蝶形运算单元完成第一个子任务的数据处理时，第二个子任务的数据流入第一轮蝶形运算单元，使FPGA设备端处理子任务数据时形成两级Dataflow架构。本发明实现了不同步长蝶形运算间以及多个NTT子任务间的流水式计算；能够根据FPGA片上资源的规模灵活缩放，且具有良好的吞吐性能。
-
公开(公告)号：CN115344526B
公开(公告)日：2023-04-18
申请号：CN202210980907.3
申请日：2022-08-16
Applicant: 江南信安(北京)科技有限公司
Abstract: 一种数据流架构的硬件加速方法及装置，该方法通过主机端存储NTT计算所需输入数据，将N个输入的NTT计算任务划分成I个规模为J的子任务；使用OpenCL异构计算框架，建立FPGA设备端的计算核，并将划分得到的子任务数据传输到FPGA设备端上的缓存区；第一个子任务内部数据以Dataflow的方式处理，当第一轮蝶形运算单元完成第一个子任务的数据处理时，第二个子任务的数据流入第一轮蝶形运算单元，使FPGA设备端处理子任务数据时形成两级Dataflow架构。本发明实现了不同步长蝶形运算间以及多个NTT子任务间的流水式计算；能够根据FPGA片上资源的规模灵活缩放，且具有良好的吞吐性能。
-
公开(公告)号：CN115344525B
公开(公告)日：2023-04-18
申请号：CN202210980906.9
申请日：2022-08-16
Applicant: 江南信安(北京)科技有限公司
Abstract: 一种椭圆曲线点加硬件加速方法及装置，该方法主机端通过OpenCL异构计算框架查找FPGA设备端，将比特流文件加载、烧录到FPGA设备端芯片上，进行加速器初始化，等待运行；在主机端设置待计算的输入数据，OpenCL异构计算框架将输入数据送入到FPGA设备端的存储缓冲区，当数据传输完毕后，主机端向FPGA设备端发出运行指令；将每列数据进行按位标量划分整理，根据存储结构中的数据点的个数动态调用若干次批量点加；批量点加过程，从流式存储结构FIFO读取数据，判断每次所取的两个数据点是否相等，若相等输入Double模块，若不相等输入ADD模块。本发明效率高；降低了计算开销，通用性强。
-
公开(公告)号：CN115344525A
公开(公告)日：2022-11-15
申请号：CN202210980906.9
申请日：2022-08-16
Applicant: 江南信安(北京)科技有限公司
Abstract: 一种椭圆曲线点加硬件加速方法及装置，该方法主机端通过OpenCL异构计算框架查找FPGA设备端，将比特流文件加载、烧录到FPGA设备端芯片上，进行加速器初始化，等待运行；在主机端设置待计算的输入数据，OpenCL异构计算框架将输入数据送入到FPGA设备端的存储缓冲区，当数据传输完毕后，主机端向FPGA设备端发出运行指令；将每列数据进行按位标量划分整理，根据存储结构中的数据点的个数动态调用若干次批量点加；批量点加过程，从流式存储结构FIFO读取数据，判断每次所取的两个数据点是否相等，若相等输入Double模块，若不相等输入ADD模块。本发明效率高；降低了计算开销，通用性强。
-
-
-
Search Results
4
records
(took 0.024 seconds)
