公开(公告)号：CN114999546A

公开(公告)日：2022-09-02

申请号：CN202210589717.9

申请日：2022-05-27

Applicant: 桂林电子科技大学 ,  桂林航天工业学院

Inventor： 胡聪 ,  安占超 ,  周甜 ,  朱爱军 ,  许川佩 ,  黄喜军 ,  万春霆 ,  陈涛

IPC: G11C11/56 ,  G11C7/10

Abstract: 本发明公开了一种基于磁隧道结的自动控制电路及电子设备，包括：核心写入模块，包括两条写入支路，每条写入支路包括一个磁隧道结；写入检测模块，用于接收经过延时处理的延时信号，并在根据延时信号检测到目标支路中的所述磁隧道结处于写入完成状态的情况下，生成目标检测信号；使能控制模块，用于接收由外部发送的写入使能信号、写入信号以及由写入检测模块发送的目标检测信号，并根据写入使能信号、写入信号以及目标检测信号生成用于控制目标支路关闭写入状态的目标控制信号，使得核心写入模块根据所述目标控制信号关闭目标支路写入。本发明实施例中，通过对核心写入模块进行检测，能够解决磁隧道结功耗浪费的问题，实现对磁隧道结器件的保护。

公开(公告)号：CN115482853A

公开(公告)日：2022-12-16

申请号：CN202210962228.3

申请日：2022-08-11

Applicant: 桂林电子科技大学 ,  桂林航天工业学院

Inventor： 胡聪 ,  安占超 ,  周甜 ,  朱爱军 ,  许川佩 ,  黄喜军 ,  万春霆 ,  陈涛

IPC: G11C11/16

Abstract: 本申请公开了一种位逻辑运算器及电子设备。其中，触发器，包括多个第一数据模块，第一数据模块包括一对状态互补的第一磁隧道结组；逻辑门，包括多个第二数据模块，第二数据模块包括一对状态互补的第二磁隧道结组；逻辑门，用于根据触发器提供的多位第一运算数据以及由多个第二数据模块输出的多位第二运算数据，得到逻辑运算结果；控制模块，分别与触发器和逻辑门连接，用于根据预设输出控制信号选通并控制第一目标数据模块向逻辑门输出一位第一运算数据，以及从选通的第二目标数据模块读取一位第二运算数据。本申请实施例中，可以实现数据存储的全非易失性以及在逻辑门上的多位扩展逻辑运算，有利于提高逻辑运算效率，优化器件集成度。