公开(公告)号：CN111509038B

公开(公告)日：2025-01-28

申请号：CN202010481812.8

申请日：2020-05-27

Applicant: 桂林电子科技大学

Inventor： 李琦 ,  党天宝 ,  李海鸥 ,  张法碧 ,  陈永和 ,  肖功利 ,  傅涛 ,  孙堂友 ,  黄洪 ,  姜焱彬 ,  王磊

IPC: H10D62/10 ,  H10D62/17 ,  H10D30/65

Abstract: 本发明公开一种多层堆叠的LDMOS功率器件，利用两个以上MOS器件单元堆叠所形成的双漂移区，而使得下方漂移区的顶部引入P重掺杂区和N重掺杂区，这样不仅增加一条新的电流路径，提升了开态时的工作电流；而且降低了下方漂移区栅漏两极的电场峰值，同时在器件内部引入了两个新的电场峰值，优化了器件的内部电场强度，改善器件内部的电场分布，从而提高了器件的耐压特性。此外，还通过在双漂移区之间引入轻掺杂的交叠浮空层辅助耗尽，以有效增加双漂移区的掺杂浓度，进一步改善耐压特性。再者，通过上部漂移区的底部引入重掺杂的单元内埋层和在双漂移区之间的轻掺杂区中引入重掺杂的单元内浮空层来进一步改善器件的耐压特性。

公开(公告)号：CN111509038A

公开(公告)日：2020-08-07

申请号：CN202010481812.8

申请日：2020-05-27

Applicant: 桂林电子科技大学

Inventor： 李琦 ,  党天宝 ,  李海鸥 ,  张法碧 ,  陈永和 ,  肖功利 ,  傅涛 ,  孙堂友 ,  黄洪 ,  姜焱彬 ,  王磊

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/78

Abstract: 本发明公开一种多层堆叠的LDMOS功率器件，利用两个以上MOS器件单元堆叠所形成的双漂移区，而使得下方漂移区的顶部引入P重掺杂区和N重掺杂区，这样不仅增加一条新的电流路径，提升了开态时的工作电流；而且降低了下方漂移区栅漏两极的电场峰值，同时在器件内部引入了两个新的电场峰值，优化了器件的内部电场强度，改善器件内部的电场分布，从而提高了器件的耐压特性。此外，还通过在双漂移区之间引入轻掺杂的交叠浮空层辅助耗尽，以有效增加双漂移区的掺杂浓度，进一步改善耐压特性。再者，通过上部漂移区的底部引入重掺杂的单元内埋层和在双漂移区之间的轻掺杂区中引入重掺杂的单元内浮空层来进一步改善器件的耐压特性。

公开(公告)号：CN211907438U

公开(公告)日：2020-11-10

申请号：CN202020920019.9

申请日：2020-05-27

Applicant: 桂林电子科技大学

Inventor： 李琦 ,  党天宝 ,  李海鸥 ,  张法碧 ,  陈永和 ,  肖功利 ,  傅涛 ,  孙堂友 ,  黄洪 ,  姜焱彬 ,  王磊

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/78

Abstract: 本实用新型公开一种多层堆叠的LDMOS功率器件，利用两个以上MOS器件单元堆叠所形成的双漂移区，而使得下方漂移区的顶部引入P重掺杂区和N重掺杂区，这样不仅增加一条新的电流路径，提升了开态时的工作电流；而且降低了下方漂移区栅漏两极的电场峰值，同时在器件内部引入了两个新的电场峰值，优化了器件的内部电场强度，改善器件内部的电场分布，从而提高了器件的耐压特性。此外，还通过在双漂移区之间引入轻掺杂的交叠浮空层辅助耗尽，以有效增加双漂移区的掺杂浓度，进一步改善耐压特性。再者，通过上部漂移区的底部引入重掺杂的单元内埋层和在双漂移区之间的轻掺杂区中引入重掺杂的单元内浮空层来进一步改善器件的耐压特性。(ESM)同样的发明创造已同日申请发明专利