公开(公告)号：CN113595793B

公开(公告)日：2023-11-07

申请号：CN202110870577.8

申请日：2021-07-30

Applicant: 桂林电子科技大学

Inventor： 王勇 ,  吴晓亮 ,  刘玉明 ,  陈俊奇 ,  陆华成

IPC: H04L41/0677 ,  H04L45/00

Abstract: 本发明公开一种基于FPGA的SDN网络策略一致性的分段验证方法，利用FPGA并行处理和快速计算的优势，选取检测点对数据包的转发路径进行分段处理。在控制器中加入与FPGA信息交互线程，依据FPGA设备选取的检测点并行下发构造的探测包，以分别获取分段的转发路径信息，不仅能够减少探测数据包的头部开销、节省交换机设备的流表空间，而且降低了获取数据平面路径转发信息的时延，能够快速的验证控制平面网络策略和数据平面数据包转发行为的一致性并定位出异常工作的交换机。

公开(公告)号：CN113595793A

公开(公告)日：2021-11-02

申请号：CN202110870577.8

申请日：2021-07-30

Applicant: 桂林电子科技大学

Inventor： 王勇 ,  吴晓亮 ,  刘玉明 ,  陈俊奇 ,  陆华成

IPC: H04L12/24 ,  H04L12/721

Abstract: 本发明公开一种基于FPGA的SDN网络策略一致性的分段验证方法，利用FPGA并行处理和快速计算的优势，选取检测点对数据包的转发路径进行分段处理。在控制器中加入与FPGA信息交互线程，依据FPGA设备选取的检测点并行下发构造的探测包，以分别获取分段的转发路径信息，不仅能够减少探测数据包的头部开销、节省交换机设备的流表空间，而且降低了获取数据平面路径转发信息的时延，能够快速的验证控制平面网络策略和数据平面数据包转发行为的一致性并定位出异常工作的交换机。