-
公开(公告)号：CN113225376B
公开(公告)日：2022-07-08
申请号：CN202110334210.4
申请日：2021-03-29
Applicant: 桂林电子科技大学
IPC: H04L67/5682 , H04L61/103 , H04L61/255 , H04L69/06
Abstract: 本发明公开了一种基于FPGA的以太网帧与SDN数据帧的适配方法，对获取的以太网帧进行缓存和随机访问，并记录arp的地址映射；基于设定的流表对所述以太网帧进行过滤，并结合对应的转发信息封装得到SDN数据帧；基于对应的端口信息将所述SDN数据帧进行转发和接收；采用轮询机制对接收到的所述SDN数据帧进行缓存更新，并判断下一跳节点的目的IP地址是否为0；若下一跳节点的目的IP地址为0，则将所述SDN数据帧转换成所述以太网帧，并基于解析得到的arp地址发送至对应的上位机，在以太网帧转换SDN数据帧的过程中，进行了准确的适配过程，提高了帧转换效率和准确率，进而提高FPGA的整体处理效率。
-
公开(公告)号：CN113204505B
公开(公告)日：2023-03-14
申请号：CN202110351082.4
申请日：2021-03-31
Applicant: 桂林电子科技大学
Abstract: 本发明公开了一种基于FPGA的不同速率的接口转换方法，通过GTP的数据线和控制线将主通信板卡的数据发送给低速缓存高速发送转换模块，其中，所述数据包括数据流和控制信号；在接收到数据流和对应的控制信号后，基于缓存发送方式将接收到的低速数据流整合成高速数据流，并发送到驱动发送模块；利用所述驱动发送模块将所述高速数据流转换成串行数据，并将所述串行数据转换成并行数据后发送至高速缓存低速发送转换模块；基于缓存发送方式将所述并行数据整合成所述低速数据流，并恢复出所述控制信号，然后将所述低速数据流和所述控制信号发送至从通信板卡，降低了不同速率接口转化所需要的FPGA的内存资源。
-
公开(公告)号：CN113225376A
公开(公告)日：2021-08-06
申请号：CN202110334210.4
申请日：2021-03-29
Applicant: 桂林电子科技大学
Abstract: 本发明公开了一种基于FPGA的以太网帧与SDN数据帧的适配方法，对获取的以太网帧进行缓存和随机访问，并记录arp的地址映射；基于设定的流表对所述以太网帧进行过滤，并结合对应的转发信息封装得到SDN数据帧；基于对应的端口信息将所述SDN数据帧进行转发和接收；采用轮询机制对接收到的所述SDN数据帧进行缓存更新，并判断下一跳节点的目的IP地址是否为0；若下一跳节点的目的IP地址为0，则将所述SDN数据帧转换成所述以太网帧，并基于解析得到的arp地址发送至对应的上位机，在以太网帧转换SDN数据帧的过程中，进行了准确的适配过程，提高了帧转换效率和准确率，进而提高FPGA的整体处理效率。
-
公开(公告)号：CN113204505A
公开(公告)日：2021-08-03
申请号：CN202110351082.4
申请日：2021-03-31
Applicant: 桂林电子科技大学
Abstract: 本发明公开了一种基于FPGA的不同速率的接口转换方法，通过GTP的数据线和控制线将主通信板卡的数据发送给低速缓存高速发送转换模块，其中，所述数据包括数据流和控制信号；在接收到数据流和对应的控制信号后，基于缓存发送方式将接收到的低速数据流整合成高速数据流，并发送到驱动发送模块；利用所述驱动发送模块将所述高速数据流转换成串行数据，并将所述串行数据转换成并行数据后发送至高速缓存低速发送转换模块；基于缓存发送方式将所述并行数据整合成所述低速数据流，并恢复出所述控制信号，然后将所述低速数据流和所述控制信号发送至从通信板卡，降低了不同速率接口转化所需要的FPGA的内存资源。
-
-
-
Search Results
4
records
(took 0.017 seconds)
