公开(公告)号：CN119788888A

公开(公告)日：2025-04-08

申请号：CN202510012851.6

申请日：2025-01-06

Applicant: 桂林电子科技大学

Inventor： 许川佩 ,  曾伟明 ,  黄天龙

IPC: H04N21/2347 ,  H04N5/765 ,  H04N7/22 ,  H04L69/22 ,  H04L9/08 ,  H04L9/40

Abstract: 本发明公开了一种基于FPGA的高速音视频数据加密的系统和方法，主要包括光模块接口、FPGA模块、DDR4、FLASH和HDMI TX接口。其中FPGA模块内部包含有本发明自行设计的自定义协议处理模块、缓存控制模块、密钥管理模块和数据加密模块；光模块接口用于接收用户自定义格式的音视频数据；自定义协议处理模块根据自定义报文格式解析出有效音视频数据并由缓存模块将该数据缓存在DDR4中；密钥管理模块通过SM2算法生成数据加密使用的密钥；数据加密模块通过SM4算法模块实现硬件加密；HDMI输出接口模块将加密后的音视频数据转化HDMI格式在HDMI TX接口输出。本发明基于FPGA硬件逻辑实现的高速数据加密方法，结合光模块接口与HDMI接口，提供了一种高效、安全的音视频数据加密解决方案。

公开(公告)号：CN119788574A

公开(公告)日：2025-04-08

申请号：CN202411937233.4

申请日：2024-12-26

Applicant: 桂林电子科技大学

Inventor： 许川佩 ,  黄天龙 ,  曾伟明

IPC: H04L43/0876 ,  H04L47/62 ,  H04L67/01 ,  H04L69/22 ,  H04L12/12

Abstract: 本发明公开了一种基于FPGA的低功耗报文解析与接口恢复架构及方法，架构包括光口接收模块、流量监测模块、跨时钟域传输模块、报文解析模块和接口恢复模块，其中光口接收模块用于从光口接收数据流，然后由流量监测模块添加报文时间戳并实时监测数据流量，通过跨时钟域传输模块将光口时钟域采集到的报文通过异步FIFO传输到报文解析时钟域，再由报文解析模块根据自定义报文格式解析出有效数据和数据ID，其报文解析频率可根据数据流量实时调整，最后由接口恢复模块将有效数据和数据ID从自定义逻辑接口输出。本发明通过自定义的报文协议，实现报文解析与接口恢复，架构均由FPGA逻辑实现，具有报文解析灵活、低功耗、报文传输速率高、时序稳定的特点。