一种基于时间残差电压放大器的高能效Pipelined-SAR混合型ADC电路

    公开(公告)号:CN119298911A

    公开(公告)日:2025-01-10

    申请号:CN202411625634.6

    申请日:2024-11-14

    Abstract: 本发明公开了一种基于时间残差电压放大器的高能效Pipelined‑SAR混合型ADC电路,该电路包括两个SAR ADC电路、一个基于时间的残差电压放大器电路和一个延时对准电路。两个SAR ADC之间通过基于时间的残差电压放大器进行连接,其量化结果送入延时对准中组合成最终的输出结果。本发明利用基于时间残差电压放大器作为级间放大器,极大地降低了系统整体的功耗;而且由于该放大器的增益对PVT的变化并不敏感,这种特性显著降低了由放大器引起的系统增益误差,进而实现一种功耗低且精度高的Pipelined‑SAR ADC。

    一种低杂散低抖动的频率综合器电路

    公开(公告)号:CN119298905A

    公开(公告)日:2025-01-10

    申请号:CN202411625625.7

    申请日:2024-11-14

    Abstract: 本发明公开了一种低杂散低抖动的频率综合器,由相位误差平均电路,陷波滤波器电路,本振与反馈时钟产生电路组成。该电路在环路滤波器后加入陷波滤波器,在参考频率处进行陷波以抑制参考频率对压控振荡器的周期性调制,从而抑制参考杂散;同时,本发明提出了一种相位误差平均电路,平均瞬时状态下误差求和调制器模块产生的量化误差,抑制了量化噪声,从而减小了小数杂散与小数抖动。

Patent Agency Ranking