公开(公告)号：CN106650074A

公开(公告)日：2017-05-10

申请号：CN201611150946.1

申请日：2016-12-14

Applicant: 桂林电子科技大学

Inventor： 汪杰君 ,  刘江宽 ,  许川佩 ,  胡聪 ,  叶松

IPC: G06F17/50 ,  G06N3/00

Abstract: 本发明公开了一种基于遗传蚁群融合算法的数字微流控芯片灾难性故障测试方法，其特征在于，包括以下步骤：S1.建立数字微流控芯片的灾难性故障测试模型；S2.得到初步测试路径并设置最大最小蚁群算法的初始信息素上下界和信息素初始值；S3. 搜索最终测试路径并输出结果。这种测试方法不但能改善单一蚁群算法收敛性差的问题，而且提高测试算法的执行效率，并且能快速求得测试路径，这种测试方法能够检测出相邻电极短路故障，且兼容规则与非规则阵列芯片的测试，更有利于应用于大规模芯片的测试。

公开(公告)号：CN106650074B

公开(公告)日：2019-12-10

申请号：CN201611150946.1

申请日：2016-12-14

Applicant: 桂林电子科技大学

Inventor： 汪杰君 ,  刘江宽 ,  许川佩 ,  胡聪 ,  叶松

IPC: G06F17/50 ,  G06N3/00

Abstract: 本发明公开了一种基于遗传蚁群融合算法的数字微流控芯片灾难性故障测试方法，其特征在于，包括以下步骤：S1.建立数字微流控芯片的灾难性故障测试模型；S2.得到初步测试路径并设置最大最小蚁群算法的初始信息素上下界和信息素初始值；S3.搜索最终测试路径并输出结果。这种测试方法不但能改善单一蚁群算法收敛性差的问题，而且提高测试算法的执行效率，并且能快速求得测试路径，这种测试方法能够检测出相邻电极短路故障，且兼容规则与非规则阵列芯片的测试，更有利于应用于大规模芯片的测试。