公开(公告)号：CN110401450B

公开(公告)日：2024-09-17

申请号：CN201910317516.1

申请日：2019-04-19

Applicant: 株式会社电装

Inventor： 大塚茂树 ,  I·卡塔伊娃

IPC: H03M1/46 ,  G06N3/063

Abstract: 一种神经网络电路包括：存储部(4)，其包括忆阻器；D/A转换器(2)；驱动放大器(3)；I/V转换放大器(7)；A/D转换器(8)；和偏移校正器(30、40)。偏移校正器包括第一锁存电路(16(1))、第二锁存电路(16(2))、将锁存数据相减的减法器以及控制器。在执行偏置设置操作时，控制器控制偏置施加放大器(3(B))以输出偏置电压，控制每个D/A转换器以使驱动放大器而非偏置施加放大器输出参考电压，并且还使第一锁存电路锁存输出数据。在执行正常操作时，控制器控制偏置施加放大器以输出参考电压，控制每个D/A转换器以使驱动放大器而非偏置施加放大器输出信号电压，并且还使第二锁存电路锁存输出数据。

公开(公告)号：CN110401450A

公开(公告)日：2019-11-01

申请号：CN201910317516.1

申请日：2019-04-19

Applicant: 株式会社电装

Inventor： 大塚茂树 ,  I·卡塔伊娃

IPC: H03M1/46 ,  G06N3/063

Abstract: 一种神经网络电路包括：存储部(4)，其包括忆阻器；D/A转换器(2)；驱动放大器(3)；I/V转换放大器(7)；A/D转换器(8)；和偏移校正器(30、40)。偏移校正器包括第一锁存电路(16(1))、第二锁存电路(16(2))、将锁存数据相减的减法器以及控制器。在执行偏置设置操作时，控制器控制偏置施加放大器(3(B))以输出偏置电压，控制每个D/A转换器以使驱动放大器而非偏置施加放大器输出参考电压，并且还使第一锁存电路锁存输出数据。在执行正常操作时，控制器控制偏置施加放大器以输出参考电压，控制每个D/A转换器以使驱动放大器而非偏置施加放大器输出信号电压，并且还使第二锁存电路锁存输出数据。