-
公开(公告)号：CN110828572B
公开(公告)日：2023-03-21
申请号：CN201910724248.5
申请日：2019-08-07
Applicant: 株式会社电装
IPC: H01L29/78 , H01L29/207 , H01L21/336
Abstract: 本发明提供半导体装置及其制造方法。需要抑制漂移区域、JFET区域、以及主体区域这3个区域相接的部分中的绝缘破坏的技术。半导体装置具备半导体层、设置于半导体层的一方的主面上的源电极、设置于半导体层的另一方的主面上的漏电极、以及绝缘栅部，半导体层具有：第1导电类型的漂移区域；第1导电类型的JFET区域，设置于漂移区域上；第2导电类型的主体区域，设置于漂移区域上且与JFET区域邻接；以及第1导电类型的源区域，通过主体区域从JFET区域隔开，绝缘栅部和隔开JFET区域与源区域的部分的主体区域相向，在半导体层内形成有空隙，漂移区域、JFET区域、以及主体区域在空隙露出。
Search Results
1
records
(took 0.018 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
