公开(公告)号：CN101213489A

公开(公告)日：2008-07-02

申请号：CN200680014103.7

申请日：2006-04-25

Applicant: 株式会社瑞萨科技

Inventor： 田冈弘展 ,  小野祐作

IPC: G03F1/08 ,  G06F17/50 ,  H01L21/027 ,  H01L21/82

CPC classification number: H03K19/094 ,  E21B43/24 ,  E21B47/06 ,  E21B47/123 ,  H01L27/0203

Abstract: 本发明在于提供一种包括逻辑电路的半导体装置，本发明的目的在于缩短处理时间，降低制造成本。进而，为了实现上述目的，逻辑电路的形成区域(114)包括：以规定精度被光接近修正处理的第1区域(114b，170)；以及，以低于规定精度的精度被光接近修正处理的第2区域(114a，180)。特别是，第1区域(114b，170)具有作为晶体管而动作的栅极布线(172)，第2区域(114a，180)具有不作为晶体管而动作的虚拟布图(182)。