公开(公告)号：CN108463576B

公开(公告)日：2021-07-23

申请号：CN201680078732.X

申请日：2016-01-29

Applicant: 株式会社杰希优

Inventor： 佐土原大祐 ,  西川贤一 ,  铃木启太 ,  伊部公太 ,  下田胜己

IPC: H01L21/288

Abstract: 本发明提供无论基板的种类如何均能够以少的工序在基板上的期望部位进行金属镀敷而形成电路的新的方法。一种在基板上形成电路的方法，其特征在于，包括如下工序：通过镀敷在基板上进行电路的形成时，在基板上施加含有硅低聚物和催化剂金属的涂布覆膜后，进行涂布覆膜中的催化剂金属的活化处理而使其表现出自催化性，接下来进行无电解镀敷。

公开(公告)号：CN108463576A

公开(公告)日：2018-08-28

申请号：CN201680078732.X

申请日：2016-01-29

Applicant: 株式会社杰希优

Inventor： 佐土原大祐 ,  西川贤一 ,  铃木启太 ,  伊部公太 ,  下田胜己

IPC: C23C18/18 ,  H01L21/288

CPC classification number: C23C18/18 ,  H01L21/288

Abstract: 本发明提供无论基板的种类如何均能够以少的工序在基板上的期望部位进行金属镀敷而形成电路的新的方法。一种在基板上形成电路的方法，其特征在于，包括如下工序：通过镀敷在基板上进行电路的形成时，在基板上施加含有硅低聚物和催化剂金属的涂布覆膜后，进行涂布覆膜中的催化剂金属的活化处理而使其表现出自催化性，接下来进行无电解镀敷。