公开(公告)号：CN1445838A

公开(公告)日：2003-10-01

申请号：CN03120531.3

申请日：2003-03-13

Applicant: 株式会社日立制作所 ,  日立超大规模集成电路系统株式会社

Inventor： 钵嶺清太 ,  清水昭博 ,  大木長斗司 ,  酒井哲 ,  山本直樹

IPC: H01L21/8238 ,  H01L27/092

CPC classification number: H01L29/7843 ,  H01L21/823807 ,  H01L21/823828 ,  H01L29/665 ,  H01L29/785 ,  H01L29/78642 ,  H01L29/78645

Abstract: 在此提供一种制造具有分别形成在半导体基片上的n型FET和p型FET的半导体器件的方法，其中包括：(a)在所述n型FET和p型FET上形成第一绝缘膜，用于在沟道形成区中产生伸张应力，以覆盖所述晶体管的栅极，并且用一个绝缘膜覆盖所述p型FET的栅极和所述半导体基片的元件隔离区之间的半导体区域；(b)通过蚀刻有选择地从所述p型FET的上表面除去所述第一绝缘膜；(c)在所述n型FET和所述p型FET上形成第二绝缘膜，用于在所述p型FET的沟道形成区中产生压缩应力，以覆盖所述晶体管的栅极；以及(d)有选择地除去在n型FET上的第二绝缘膜。本发明可以同时增加n型FET和p型FET的漏极电流(提高电流驱动能力)。

公开(公告)号：CN100362648C

公开(公告)日：2008-01-16

申请号：CN03120531.3

申请日：2003-03-13

Applicant: 株式会社日立制作所 ,  日立超大规模集成电路系统株式会社

Inventor： 钵嶺清太 ,  清水昭博 ,  大木長斗司 ,  酒井哲 ,  山本直樹

IPC: H01L21/8238 ,  H01L27/092

CPC classification number: H01L29/7843 ,  H01L21/823807 ,  H01L21/823828 ,  H01L29/665 ,  H01L29/785 ,  H01L29/78642 ,  H01L29/78645

Abstract: 在此提供一种制造具有分别形成在半导体基片上的n型FET和p型FET的半导体器件的方法，其中包括：(a)在所述n型FET和p型FET上形成第一绝缘膜，用于在沟道形成区中产生伸张应力，以覆盖所述晶体管的栅极，并且用一个绝缘膜覆盖所述p型FET的栅极和所述半导体基片的元件隔离区之间的半导体区域；(b)通过蚀刻有选择地从所述p型FET的上表面除去所述第一绝缘膜；(c)在所述n型FET和所述p型FET上形成第二绝缘膜，用于在所述p型FET的沟道形成区中产生压缩应力，以覆盖所述晶体管的栅极；以及(d)有选择地除去在n型FET上的第二绝缘膜。本发明可以同时增加n型FET和p型FET的漏极电流(提高电流驱动能力)。