-
公开(公告)号：CN111124950A
公开(公告)日：2020-05-08
申请号：CN201910719465.5
申请日：2019-08-05
Applicant: 株式会社日立制作所
IPC: G06F12/0871 , G06F12/0895
Abstract: 本发明提供一种数据管理装置、数据管理方法和存储介质，其能够容易且适当地提高访问性能。存储系统(20)包括存储器(SCM32和DRAM34)和与存储器连接的CPU(33)，存储器用于缓存对存储设备(40、41)输入的数据和从存储设备(40、41)输出的数据，存储系统(20)构成为：具有访问性能高的DRAM(34)和访问性能比DRAM(34)低的SCM(32)，SCM(32)的访问单位与DRAM(34)相同，CPU(33)基于对存储设备(40、41)输入的数据和从存储设备(40、41)输出的数据，决定使DRAM(34)和SCM(32)的哪一者缓存数据，并将数据缓存至所决定的DRAM(34)或SCM(32)。
-
公开(公告)号：CN102449607B
公开(公告)日：2015-05-27
申请号：CN200980159502.6
申请日：2009-07-22
Applicant: 株式会社日立制作所
CPC classification number: G06F3/0631 , G06F3/0604 , G06F3/0616 , G06F3/0619 , G06F3/064 , G06F3/0647 , G06F3/0665 , G06F3/0688 , G06F3/0689 , G06F12/0246 , G06F2212/7204 , G06F2212/7208 , G11C16/349
Abstract: 具有多个闪存封装(230)的存储系统(100)具有减少闪存封装(230)内的各个块的删除次数的不平衡的功能和块单位的容量虚拟化功能，另一方面，具有计算各个闪存封装(230)的删除次数、数据占有率，并基于这些删除次数和数据占有率的值在闪存封装(230)间移动数据的功能，由此，在存储系统(100)全体中高效率地实现删除次数的不平衡的减轻和数据存储容量的削减。
-
公开(公告)号：CN102449607A
公开(公告)日：2012-05-09
申请号：CN200980159502.6
申请日：2009-07-22
Applicant: 株式会社日立制作所
CPC classification number: G06F3/0631 , G06F3/0604 , G06F3/0616 , G06F3/0619 , G06F3/064 , G06F3/0647 , G06F3/0665 , G06F3/0688 , G06F3/0689 , G06F12/0246 , G06F2212/7204 , G06F2212/7208 , G11C16/349
Abstract: 具有多个闪存封装(230)的存储系统(100)具有减少闪存封装(230)内的各个块的删除次数的不平衡的功能和块单位的容量虚拟化功能，另一方面，具有计算各个闪存封装(230)的删除次数、数据占有率，并基于这些删除次数和数据占有率的值在闪存封装(230)间移动数据的功能，由此，在存储系统(100)全体中高效率地实现删除次数的不平衡的减轻和数据存储容量的削减。
-
公开(公告)号：CN104956312A
公开(公告)日：2015-09-30
申请号：CN201380071897.0
申请日：2013-12-12
Applicant: 株式会社日立制作所
CPC classification number: G06F12/0864 , G06F3/06 , G06F11/1096 , G06F12/0804 , G06F12/0868 , G06F12/0871 , G06F12/16 , G06F2212/1032 , G06F2212/1044 , G06F2212/262 , G06F2212/283 , G06F2212/312 , G06F2212/401
Abstract: 在本发明的存储装置中，对上级装置提供与最终存储介质不具有对应关系(映射)的解压缩VOL，并从上级装置接受对解压缩VOL访问。而且，将写入于解压缩VOL的数据在高速缓冲存储器中进行在线压缩，并将压缩的数据与最终存储介质所对应的卷即压缩VOL建立对应。同时通过维持管理写入有数据的解压缩VOL上的区域与该数据的压缩数据所对应的压缩VOL上的位置之间的映射信息，在从上级装置有对解压缩VOL的读请求时，也会基于映射信息，将由读请求指定的解压缩VOL上的位置信息向最终存储介质的位置信息变换，从最终存储介质将压缩数据读取至高速缓冲存储器上，将压缩数据在高速缓冲存储器中解压缩后向上级装置传送。
-
公开(公告)号：CN108804030B
公开(公告)日：2021-06-22
申请号：CN201810390254.7
申请日：2018-04-27
Applicant: 株式会社日立制作所
IPC: G06F3/06
Abstract: 本发明提供一种存储系统，其能够实现存储控制部之间的高效率的通信。存储系统包括将第1处理器、第2处理器和1个以上的存储设备连接的1个以上的后端切换器。各后端切换器参考从第1处理器接收到的帧并识别该帧的发送目标。在帧的发送目标是上述第2处理器的情况下，各后端切换器将帧中包括的、在第1处理器的地址空间中确定第2处理器中的位置的第1地址转换为在第2处理器的地址空间中确定第2存储器中的上述位置的第2地址，将包括第2地址的上述帧对第2存储控制部发送。
-
Patent Agency Ranking
公开(公告)号：CN111722791A
公开(公告)日：2020-09-29
申请号：CN201910777272.5
申请日：2019-08-22
Applicant: 株式会社日立制作所
IPC: G06F3/06
Abstract: 本发明提供一种高性能的信息处理系统、存储系统和数据传输方法，能够不经存储控制器而直接从驱动器壳体向主机传输数据。其中存储系统包括：能够经由第一网络与至少一个主机连接的至少一个驱动器壳体和与驱动器壳体连接的存储控制器，存储控制器对驱动器壳体指示逻辑卷的生成，驱动器壳体按照来自存储控制器的指示生成逻辑卷，对主机提供存储系统的存储区域，从主机接收对存储系统的存储区域的IO命令。
-
公开(公告)号：CN118585122A
公开(公告)日：2024-09-03
申请号：CN202311200753.2
申请日：2023-09-15
Applicant: 株式会社日立制作所
Abstract: 本发明提供了存储系统及数据保护方法。实现一种高性能和高可靠性兼备的存储系统以及数据保护方法。一种具备非易失性存储设备以及用于控制对存储设备的读写的多个存储控制器的存储系统，其特征在于：多个存储控制器分别具有处理器和存储器，存储控制器将来自主机的对存储设备的写入请求作为高速缓存数据存储到存储器中，在以第1存储器保护方式或第2存储器保护方式保护高速缓存数据之后，向主机返回写入完成响应，在该写入完成响应之后将高速缓存数据转储到存储设备中，存储控制器根据其他存储控制器的动作状态来切换是使用第1存储器保护方式还是第2存储器保护方式。
-
公开(公告)号：CN116069688A
公开(公告)日：2023-05-05
申请号：CN202211011396.0
申请日：2022-08-23
Applicant: 株式会社日立制作所
IPC: G06F12/0868
Abstract: 本发明涉及一种存储系统及其控制方法，使存储系统内的处理高效化。存储系统包括：第一控制器，其包括第一运算装置和第一存储器；第二控制器，其包括第二运算装置和第二存储器；以及接口电路，其转送第一控制器与第二控制器之间的数据。接口电路从第二存储器读出第一压缩数据。接口电路对第一压缩数据进行解压缩而生成第一明文数据，将第一明文数据写入到第一存储器。
-
公开(公告)号：CN108804030A
公开(公告)日：2018-11-13
申请号：CN201810390254.7
申请日：2018-04-27
Applicant: 株式会社日立制作所
IPC: G06F3/06
CPC classification number: G06F13/4221 , G06F13/1668 , G06F13/4022 , G06F13/404 , G06F2213/0026 , G06F3/0683 , G06F3/0604 , G06F3/0661
Abstract: 本发明提供一种存储系统，其能够实现存储控制部之间的高效率的通信。存储系统包括将第1处理器、第2处理器和1个以上的存储设备连接的1个以上的后端切换器。各后端切换器参考从第1处理器接收到的帧并识别该帧的发送目标。在帧的发送目标是上述第2处理器的情况下，各后端切换器将帧中包括的、在第1处理器的地址空间中确定第2处理器中的位置的第1地址转换为在第2处理器的地址空间中确定第2存储器中的上述位置的第2地址，将包括第2地址的上述帧对第2存储控制部发送。
-
公开(公告)号：CN111722791B
公开(公告)日：2024-02-27
申请号：CN201910777272.5
申请日：2019-08-22
Applicant: 株式会社日立制作所
IPC: G06F3/06
Abstract: 本发明提供一种高性能的信息处理系统、存储系统和数据传输方法，能够不经存储控制器而直接从驱动器壳体向主机传输数据。其中存储系统包括：能够经由第一网络与至少一个主机连接的至少一个驱动器壳体和与驱动器壳体连接的存储控制器，存储控制器对驱动器壳体指示逻辑卷的生成，驱动器壳体按照来自存储控制器的指示生成逻辑卷，对主机提供存储系统的存储区域，从主机接收对存储系统的存储区域的IO命令。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.029 seconds)
