公开(公告)号：CN101038879A

公开(公告)日：2007-09-19

申请号：CN200710088574.9

申请日：2007-03-16

Applicant: 株式会社东芝 ,  株式会社瑞萨科技

Inventor： 佐竹秀喜 ,  生田目俊秀

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/31 ,  H01L29/78 ,  H01L29/51

CPC classification number: H01L29/513 ,  H01L21/28097 ,  H01L29/4975 ,  H01L29/517 ,  H01L29/6659 ,  H01L29/7833

Abstract: 一种制造MIS半导体器件的方法，包括：在第一导电类型的半导体衬底(10)上形成高介电膜(13a)作为栅极绝缘体(13)；在具有氢气和氧气的环境中对半导体衬底进行热处理以在半导体衬底(10)和高介电膜(13a)之间形成界面层(13b)；在形成界面层(13b)之后，在高介电膜(13a)上形成导电膜(14)；以栅极图案处理导电膜以形成栅电极(14)；以及用栅电极(14)作为掩模，用第二导电类型的杂质对半导体衬底(10)掺杂而形成源极/漏极区(18，19)。