公开(公告)号：CN112542382A

公开(公告)日：2021-03-23

申请号：CN202010106493.2

申请日：2020-02-21

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 布谷伸仁 ,  隐塚信次

IPC: H01L21/306 ,  H01L21/3065 ,  H01L21/308 ,  H01L21/78 ,  B23K26/36

Abstract: 实施方式提供能够提高制造成品率的半导体装置的制造方法以及半导体装置。实施方式的半导体装置包括：半导体部；在上述半导体部的背面上设置的第1电极；及在上述半导体部的表面上设置的第2电极。上述半导体装置的制造方法包括：形成将包含成为上述半导体部的区域的晶片的背面覆盖的上述第1电极的工序；沿着成为上述半导体部的区域的外缘，形成将上述第1电极选择性地去除而成的、而且包含位于上述晶片中的部分的第1槽的工序；以及沿着上述晶片的表面中的成为上述半导体部的区域的外缘，形成与上述第1槽相连的第2槽，将上述晶片分割的工序。上述第2槽在沿着上述晶片的上述表面的方向上的宽度，形成得比上述第1槽在上述方向的宽度窄。

公开(公告)号：CN112542382B

公开(公告)日：2024-04-09

申请号：CN202010106493.2

申请日：2020-02-21

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 布谷伸仁 ,  隐塚信次

IPC: H01L21/306 ,  H01L21/3065 ,  H01L21/308 ,  H01L21/78 ,  B23K26/36

Abstract: 实施方式提供能够提高制造成品率的半导体装置的制造方法以及半导体装置。实施方式的半导体装置包括：半导体部；在上述半导体部的背面上设置的第1电极；及在上述半导体部的表面上设置的第2电极。上述半导体装置的制造方法包括：形成将包含成为上述半导体部的区域的晶片的背面覆盖的上述第1电极的工序；沿着成为上述半导体部的区域的外缘，形成将上述第1电极选择性地去除而成的、而且包含位于上述晶片中的部分的第1槽的工序；以及沿着上述晶片的表面中的成为上述半导体部的区域的外缘，形成与上述第1槽相连的第2槽，将上述晶片分割的工序。上述第2槽在沿着上述晶片的上述表面的方向上的宽度，形成得比上述第1槽在上述方向的宽度窄。

公开(公告)号：CN116344614A

公开(公告)日：2023-06-27

申请号：CN202210804975.4

申请日：2022-07-08

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 隐塚信次

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/417

Abstract: 实施方式涉及半导体装置及其制造方法。实施方式的半导体装置具备半导体部、第一电极和第二电极。所述半导体部包括第一导电型的第一半导体层和第二导电型的第二半导体层。所述第一电极设置在所述半导体部的表面上。所述第二半导体层设置在所述第一半导体层与所述第一电极之间。所述第二电极设置在所述半导体部的与所述表面相反侧的背面上，包括从所述背面的外缘向外侧延伸的延伸部。