公开(公告)号：CN111697068B

公开(公告)日：2023-06-06

申请号：CN201910739105.1

申请日：2019-08-12

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 川上阳代 ,  下条亮平

IPC: H01L29/739 ,  H01L29/06

Abstract: 提供一种可以抑制击穿的发生的半导体装置。半导体装置具有第1电极、第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、第2导电型的第4半导体区域、第1导电型的第5半导体区域、栅极电极、第2导电型的第6半导体区域、第2电极和配线部。配线部隔着绝缘层设于第6半导体区域之上，与第2电极分离，与栅极电极电连接。位于第6半导体区域下方的第1半导体区域的沿着第1面的面积、相对于位于第6半导体区域下方的第2半导体区域的沿着第1面的面积的比率，小于位于第4半导体区域下方的第1半导体区域的沿着第1面的面积、相对于位于第4半导体区域下方的第2半导体区域的沿着第1面的面积的比率。

公开(公告)号：CN111697068A

公开(公告)日：2020-09-22

申请号：CN201910739105.1

申请日：2019-08-12

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 川上阳代 ,  下条亮平

IPC: H01L29/739 ,  H01L29/06

Abstract: 提供一种可以抑制击穿的发生的半导体装置。半导体装置具有第1电极、第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、第2导电型的第4半导体区域、第1导电型的第5半导体区域、栅极电极、第2导电型的第6半导体区域、第2电极和配线部。配线部隔着绝缘层设于第6半导体区域之上，与第2电极分离，与栅极电极电连接。位于第6半导体区域下方的第1半导体区域的沿着第1面的面积、相对于位于第6半导体区域下方的第2半导体区域的沿着第1面的面积的比率，小于位于第4半导体区域下方的第1半导体区域的沿着第1面的面积、相对于位于第4半导体区域下方的第2半导体区域的沿着第1面的面积的比率。