公开(公告)号：CN116845046A

公开(公告)日：2023-10-03

申请号：CN202210780983.X

申请日：2022-07-04

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 井上绘美子 ,  岸田基也 ,  早濑茂昭 ,  前多和诗

IPC: H01L23/485 ,  H01L21/48

Abstract: 实施方式提供一种能够抑制半绝缘性膜的导电率的上升的半导体装置和半导体装置的制造方法。根据一个实施方式，半导体装置具有半导体层、导电膜、第一绝缘膜以及第二绝缘膜。半导体层具有设置有半导体元件的元件区域和包围所述元件区域的末端区域。导电膜设置在所述元件区域上和所述末端区域上。第一绝缘膜在所述末端区域上以及所述元件区域的与所述末端区域相邻的部分上设置在所述导电膜上。所述第二绝缘膜设置在所述第一绝缘膜上，具有比所述第一绝缘膜的电阻率低且比所述导电膜的电阻率高的电阻率。

公开(公告)号：CN118553760A

公开(公告)日：2024-08-27

申请号：CN202310661307.5

申请日：2023-06-06

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 前多和诗 ,  下条亮平 ,  早濑茂昭

IPC: H01L29/06 ,  H01L23/58

Abstract: 半导体装置具备：半导体层，具有元件区域和包围它的末端区域，且具有第一导电型的第一半导体部、在元件区域中位于第一半导体部上的第二导电型的第二半导体部和在末端区域中位于第一半导体部上的第一导电型的第三半导体部；第一电极，设于第二半导体部上；第二电极，设于第三半导体部上；半绝缘膜，设于半导体层的末端区域上，与第一电极及第二电极相接；绝缘膜，设于半导体层与半绝缘膜之间；以及绝缘性的保护膜。绝缘膜具有：内周部，设于第一电极中的位于末端区域侧的端部与第二半导体部中的位于末端区域侧的端部之间；外周部，设于第二电极与半导体层之间；以及中间部，设于内周部与外周部之间。中间部的厚度比内周部的厚度及外周部的厚度薄。