公开(公告)号：CN104064215A

公开(公告)日：2014-09-24

申请号：CN201310399688.0

申请日：2013-09-05

Applicant: 株式会社东芝

Inventor： 阿部克巳 ,  吉原正浩

IPC: G11C16/04

CPC classification number: G11C16/0408 ,  G11C11/5642 ,  G11C16/26 ,  G11C16/3427

Abstract: 根据一个实施方式，半导体存储装置设有NAND串和读出放大器。NAND串包含保存3级别以上的值的存储单元晶体管，且NAND串一端连接于位线，在另一端被施加单元源电压。读出放大器读出保存到了存储单元晶体管的值。半导体存储装置在识别保存到了存储单元晶体管的值为阈值电压分布最低的值还是其以外的值的情况下，将所述单元源电压设为第1电压；在识别保存到了存储单元晶体管的值为阈值电压分布最高的值还是其以外的值的情况下，将单元源电压设为比第1电压低的第2电压，在识别为所保存的值为最高的值以外的值的情况下，将位线的电压设为第2电压。

公开(公告)号：CN105518792A

公开(公告)日：2016-04-20

申请号：CN201380079336.5

申请日：2013-07-08

Applicant: 株式会社东芝

Inventor： 马思博 ,  吉原正浩 ,  阿部克巳

IPC: G11C16/02 ,  G11C16/04 ,  G11C16/06

CPC classification number: G11C16/28 ,  G11C16/0483 ,  G11C16/24 ,  G11C16/26

Abstract: 本发明提供能够提高感测放大器的读取特性的半导体存储装置和存储数据的读取方法。半导体存储装置具备感测放大器和控制器。感测放大器具有：对位线的电压进行箝位的第一晶体管、在由第一晶体管箝位了的电压节点与基准电压节点之间设置的第二晶体管以及夹插于充放电节点与由第一晶体管箝位了的电压节点之间的第三晶体管。控制器，在第一工作模式中，使第一晶体管和第二晶体管导通，使第三晶体管截止。在第二工作模式中，使第三晶体管导通，在第三工作模式中，使第一晶体管导通、使第二晶体管截止、使第三晶体管导通并使第四晶体管导通。