半导体存储装置及存储系统

    公开(公告)号:CN105931666A

    公开(公告)日:2016-09-07

    申请号:CN201610102389.X

    申请日:2016-02-24

    Abstract: 本发明的实施方式提供一种能够提高读出动作的可靠性的半导体存储装置及存储系统。在实施方式的半导体存储装置中,共通连接于第1字线(WL)的第1至第3存储单元晶体管(MT)分别经由第1至第3位线(BL)而连接于第1至第3读出放大器单元(SAU)。连接于相邻的第1与第2存储单元晶体管(MT)的第1及第2读出放大器单元(SAU)共通连接于第1信号线(IO),并以不同的周期进行数据的输入输出,第3读出放大器单元(SAU)连接于第2信号线(IO),并以与第1读出放大器单元相同的周期进行数据的输入输出。

Patent Agency Ranking