公开(公告)号：CN1348132A

公开(公告)日：2002-05-08

申请号：CN01140662.3

申请日：2001-09-20

Applicant: 株式会社东芝

Inventor： 国松敦 ,  渡边幸男

IPC: G06F9/22

CPC classification number: G06F9/3012 ,  G06F9/30076 ,  G06F9/3836 ,  G06F9/384

Abstract: 本发明提供了不使硬件变得复杂且能进行灵活性的寄存器更名处理的更名装置及处理器,该处理器包括指令存储器(1)、取指令单元(2)、译码单元(3)、执行后述的更名指令的更名控制单元(RCU)(4)、更名控制寄存器(RCR)(5)、执行译码指令的运算处理单元(ALU)7。根据用于指定物理寄存器号码与逻辑寄存器号码对应关系的专用指令即寄存器更名指令,相对于控制寄存器内任意的束为每个束指定物理寄存器号码与逻辑寄存器号码的对应关系。从而可以不增加指令数,并抑制流水线气泡的发生。

公开(公告)号：CN1496516B

公开(公告)日：2011-07-20

申请号：CN02806347.3

申请日：2002-03-19

Applicant: 索尼计算机娱乐公司 ,  株式会社东芝 ,  国际商业机器公司

Inventor： 铃置雅一 ,  山崎刚 ,  查尔斯·雷·约翰斯 ,  浅野滋博 ,  国松敦 ,  渡边幸男

IPC: G06F15/16 ,  G06T1/20

CPC classification number: G06F9/4893 ,  A63F2300/20 ,  A63F2300/538 ,  Y02D10/24

Abstract: 提供一种用于宽带网络上的高速处理的计算机体系结构和编程模型。该体系结构使用一致的模块化结构，公用计算模块和统一的软件单元。公用计算模块包括控制处理器，多个处理单元，由处理单元处理其程序的多个局部存储器，直接存储器存取控制器和共享主存储器。还提供了一种用于协调处理单元从共享主存储器读数据和向其写数据的同步系统和方法。提供了硬件沙箱结构，用于确保处理单元正在处理的程序中间的数据不会被破坏。

公开(公告)号：CN1149472C

公开(公告)日：2004-05-12

申请号：CN01140662.3

申请日：2001-09-20

Applicant: 株式会社东芝

Inventor： 国松敦 ,  渡边幸男

IPC: G06F9/22

CPC classification number: G06F9/3012 ,  G06F9/30076 ,  G06F9/3836 ,  G06F9/384

Abstract: 本发明提供了不使硬件变得复杂且能进行灵活性的寄存器更名处理的更名装置及处理器，该处理器包括指令存储器(1)、取指令单元(2)、译码单元(3)、执行后述的更名指令的更名控制单元(RCU)(4)、更名控制寄存器(RCR)(5)、执行译码指令的运算处理单元(ALU)7。根据用于指定物理寄存器号码与逻辑寄存器号码对应关系的专用指令即寄存器更名指令，相对于控制寄存器内任意的束为每个束指定物理寄存器号码与逻辑寄存器号码的对应关系。从而可以不增加指令数，并抑制流水线气泡的发生。