非易失性半导体存储器的检查方法及存储检查程序的记录介质

    公开(公告)号:CN104064217A

    公开(公告)日:2014-09-24

    申请号:CN201310557298.1

    申请日:2013-11-11

    Inventor: 桥本大辅

    CPC classification number: G11C29/08 G11C16/00 G11C2029/0401

    Abstract: 根据实施例,用于检查包含具备多个块的第1区域和第2区域的非易失性半导体存储器的检查方法,对上述第1区域所包含的每块执行包含第1至第6处理的第1检查处理。上述第1处理进行块删除,上述第2处理在上述第1处理之后,对进行了上述块删除的第1块进行数据写入,上述第3处理在上述第2处理之后,进行从上述第1块内的第2页面以外的多个第1页面读出数据的第1读出,上述第4处理在上述第3处理之后,进行从上述第2页面读出数据的第2读出,上述第5处理在上述第3处理中发生读出错误时,在上述第2区域记录表示发生了第1读出错误的事件,上述第6处理在上述第4处理中发生读出错误时,在上述第2区域记录表示发生了第2读出错误的事件。

    存储系统
    6.
    发明公开

    公开(公告)号:CN104461376A

    公开(公告)日:2015-03-25

    申请号:CN201410065889.1

    申请日:2014-02-26

    Abstract: 本发明提供存储系统,其具备多个存储节点和连接单元。存储系统通过将存储节点分配到一个逻辑存储节点来构筑多个逻辑存储节点,该存储节点包括:一个以上的第一存储节点,其存储由指令所确定的访问对象的数据;和第二存储节点,其存储在所述一个以上的第一存储节点存储的数据的冗余数据。指令包括:第一地址,其指定多个逻辑存储节点中的一个节点;和第二地址,其指定分配到每个逻辑存储节点的存储器空间内的存储位置。接收了指令的存储节点在第一地址与被分配了接收了指令的存储节点的第一逻辑存储节点的地址不一致的情况下、将指令向与接收了指令的存储节点相邻且被分配了与第一逻辑存储节点不同的逻辑存储节点的存储节点传输。

Patent Agency Ranking