-
公开(公告)号：CN102110471B
公开(公告)日：2014-02-12
申请号：CN201010280638.7
申请日：2010-09-10
Applicant: 株式会社东芝
Inventor： 本多泰彦
CPC classification number: G11C16/3418 , G11C16/26
Abstract: 一种非易失性半导体存储装置，包括：存储单元晶体管；字线；行译码器；位线；读出放大器；第一位线钳位用晶体管，其串联连接在所述位线与所述读出放大器之间；第二位线钳位用晶体管，其与所述第一位线钳位用晶体管并联连接，电流驱动能力比所述第一位线钳位用晶体管高；以及位线控制电路，其在从所述位线的充电开始起预定的期间，以共同的栅电压使所述第一及第二位线钳位用晶体管导通，在经过了所述预定的期间后，仅使所述第二位线钳位用晶体管截止。
-
公开(公告)号：CN100431052C
公开(公告)日：2008-11-05
申请号：CN02151650.2
申请日：2002-12-26
Applicant: 株式会社东芝
Abstract: 提供半导体集成电路装置及其读出开始触发信号的发生方法。该半导体集成电路装置设有：与存储体0对应的第一存储器单元阵列；与存储体1对应的第二存储器单元阵列；检测输入地址转变，发生第一地址转变信号的第一地址转变信号发生电路；事前检测存储体0或存储体1的自动执行结束，发生第二地址转变信号的第二地址转变信号发生电路以及读出开始触发器输出电路。读出开始触发器输出电路根据第一地址转变信号和第二地址转变信号，输出读出开始触发信号。
-
公开(公告)号：CN1848299B
公开(公告)日：2010-05-12
申请号：CN200610073509.4
申请日：2006-04-12
Applicant: 株式会社东芝
Inventor： 本多泰彦
CPC classification number: G11C7/14 , G11C11/5642 , G11C16/26 , G11C16/28 , G11C16/30
Abstract: 提供一种非易失性半导体存储装置的基准电流生成电路，其中，基准电流生成电路具有镜比不同的多个电流镜电路，根据流过上述基准存储单元的电流生成多个基准电流。多个检测放大器，根据由基准电流生成电路生成的基准电流检测流过所选择的存储单元的电流。
-
公开(公告)号：CN100541663C
公开(公告)日：2009-09-16
申请号：CN200610073510.7
申请日：2006-04-12
Applicant: 株式会社东芝
CPC classification number: G11C16/28 , G11C11/5642 , G11C16/3445 , G11C16/3454 , G11C16/3459 , G11C2211/5621 , G11C2211/5634
Abstract: 基准电流生成电路生成至少1个基准电流。电压生成电路生成电压。读出放大器根据从电压生成电路供给的电压来比较流过存储单元的电流与从基准电流生成电路供给的基准电流。对控制部供给读出放大器的输出信号。控制部在校验存储单元的阈值电压时，使电压生成电路生成与在从存储单元读出数据时所生成的读出电压为同一电压的校验电压。
-
公开(公告)号：CN1848295A
公开(公告)日：2006-10-18
申请号：CN200610073511.1
申请日：2006-04-12
Applicant: 株式会社东芝
Inventor： 本多泰彦
CPC classification number: G11C11/5628 , G11C16/0416 , G11C16/12 , G11C16/3454 , G11C16/3459 , G11C2211/5621
Abstract: 在对存储单元的数据写入的开始时，电压生成电路以第1控制时间对控制栅供给第1控制栅电压，同时以比第1控制时间短的第1写入时间对漏供给写入电压。校验的结果，在对于存储单元的写入是不充分的情况下，电压供给部比第1控制时间短的时间对控制栅供给在第1控制栅电压上增加了恒定电压的第2控制栅电压，同时以比第1写入时间短的第2写入时间对漏供给写入电压。
-
Patent Agency Ranking
公开(公告)号：CN102110471A
公开(公告)日：2011-06-29
申请号：CN201010280638.7
申请日：2010-09-10
Applicant: 株式会社东芝
Inventor： 本多泰彦
CPC classification number: G11C16/3418 , G11C16/26
Abstract: 一种非易失性半导体存储装置，包括：存储单元晶体管；字线；行译码器；位线；读出放大器；第一位线钳位用晶体管，其串联连接在所述位线与所述读出放大器之间；第二位线钳位用晶体管，其与所述第一位线钳位用晶体管并联连接，电流驱动能力比所述第一位线钳位用晶体管高；以及位线控制电路，其在从所述位线的充电开始起预定的期间，以共同的栅电压使所述第一及第二位线钳位用晶体管导通，在经过了所述预定的期间后，仅使所述第二位线钳位用晶体管截止。
-
公开(公告)号：CN1450563A
公开(公告)日：2003-10-22
申请号：CN02151650.2
申请日：2002-12-26
Applicant: 株式会社东芝
CPC classification number: G11C8/18 , G11C16/32 , G11C2216/22
Abstract: 提供半导体集成电路装置及其读出开始触发信号的发生方法。该半导体集成电路装置设有：与存储体0对应的第一存储器单元阵列；与存储体1对应的第二存储器单元阵列；检测输入地址转变，发生第一地址转变信号的第一地址转变信号发生电路；事前检测存储体0或存储体1的自动执行结束，发生第二地址转变信号的第二地址转变信号发生电路；以及读出开始触发器输出电路。读出开始触发器输出电路根据第一地址转变信号和第二地址转变信号，输出读出开始触发信号。
-
公开(公告)号：CN1431664A
公开(公告)日：2003-07-23
申请号：CN03101541.7
申请日：2003-01-10
Applicant: 株式会社东芝
Inventor： 本多泰彦
CPC classification number: G11C7/06
Abstract: 半导体存储装置备有：分割成每个作为进行页读出的单位的组的多个读出放大器(3)，作为生成并输出使上述每个组中的读出放大器动作或使上述每个组中的读出放大器不动作的读出放大器控制信号(SAENi)的读出放大器控制信号生成电路(4)，上述读出放大器控制信号既使上述多个读出放大器组中的一部分组的读出放大器，在与其它组的读出放大器不同的定时进行动作，又使上述多个读出放大器组中的一部分组的读出放大器，在与其它组的读出放大器不同的定时停止动作，和通过数据线(2)与上述多个读出放大器连接的多个存储单元(1)。
-
公开(公告)号：CN100557710C
公开(公告)日：2009-11-04
申请号：CN200610073511.1
申请日：2006-04-12
Applicant: 株式会社东芝
Inventor： 本多泰彦
CPC classification number: G11C11/5628 , G11C16/0416 , G11C16/12 , G11C16/3454 , G11C16/3459 , G11C2211/5621
Abstract: 在对存储单元的数据写入的开始时，电压生成电路以第1控制时间对控制栅供给第1控制栅电压，同时以比第1控制时间短的第1写入时间对漏供给写入电压。校验的结果，在对于存储单元的写入是不充分的情况下，电压供给部比第1控制时间短的时间对控制栅供给在第1控制栅电压上增加了恒定电压的第2控制栅电压，同时以比第1写入时间短的第2写入时间对漏供给写入电压。
-
公开(公告)号：CN1848299A
公开(公告)日：2006-10-18
申请号：CN200610073509.4
申请日：2006-04-12
Applicant: 株式会社东芝
Inventor： 本多泰彦
CPC classification number: G11C7/14 , G11C11/5642 , G11C16/26 , G11C16/28 , G11C16/30
Abstract: 提供一种非易失性半导体存储装置的基准电流生成电路，其中，基准电流生成电路具有镜比不同的多个电流镜电路，根据流过上述基准存储单元的电流生成多个基准电流。多个检测放大器，根据由基准电流生成电路生成的基准电流检测流过所选择的存储单元的电流。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.019 seconds)
