公开(公告)号：CN103022130A

公开(公告)日：2013-04-03

申请号：CN201210315126.9

申请日：2012-08-30

Applicant: 株式会社东芝

Inventor： 松冈长 ,  一关健太郎 ,  早瀬茂昭 ,  佐藤信幸

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7813 ,  H01L29/0615 ,  H01L29/0878 ,  H01L29/407 ,  H01L29/7811

Abstract: 提供一种半导体装置，能提高耐压并降低导通电阻。一个实施方式的半导体装置具备第1区域和第2区域。第1区域具备：MOSFET的漏电极；半导体基板，具有第1杂质浓度；第1半导体层，具有比第1杂质浓度小的第2杂质浓度；第2半导体层，形成于第1半导体层的表面，具有比第1杂质浓度小且比第2杂质浓度大的第3杂质浓度；多个第1沟槽；第3半导体层，与第1沟槽邻接；第4半导体层，与第1沟槽邻接；栅电极层，作为MOSFET的栅电极发挥功能；和MOSFET的源电极，与第4半导体层相接。第2区域具备：半导体基板；第1半导体层，具有第2杂质浓度；第1绝缘层，形成于第1半导体层的上表面；和源电极，形成于第1绝缘层的上表面。