公开(公告)号：CN1434380A

公开(公告)日：2003-08-06

申请号：CN02121781.5

申请日：2002-05-31

Applicant: 株式会社东芝

Inventor： 桧田和浩 ,  斋藤敬弘 ,  斋藤诚一郎

IPC: G06F9/38 ,  G06T1/00

CPC classification number: G06T1/20 ,  G06F9/3836 ,  G06F9/3885 ,  G06F15/8053

Abstract: 一种图像处理装置，具有：对输入的图像数据进行运算的多个运算流水线，为了把上述多个运算流水线输出的运算结果再次输入到上述多个运算流水线而对数据传送路径进行切换的切换通道，对上述切换通道进行的上述数据传送路径的切换及在上述多个运算流水线内的运算进行控制的控制电路；上述控制电路进行调度，从而，在上述多个运算流水线内执行由多个运算构成的单位运算时，构成由从1到n(n是正整数)的单位运算中的单位运算k(1＜k＜n)到单位运算n的(n－1+1)个单位运算的上述多个运算在同一运算流水线中的同一运算时间里不重叠。

公开(公告)号：CN1641614A

公开(公告)日：2005-07-20

申请号：CN200510004507.5

申请日：2005-01-14

Applicant: 株式会社东芝

Inventor： 斋藤诚一郎

IPC: G06F13/28

CPC classification number: G06F9/3877 ,  G06F13/28

Abstract: 一种处理器系统，包括：能够并行进行算术处理的多个算术单元；保存所述多个算术单元用于算术处理的数据的存储器；与主处理器的处理并行地执行所述多个算术单元之间的数据传输，及所述多个算术单元和所述存储器之间的数据传输的多个DMA控制器；和与所述主处理器的处理并行地控制所述多个算术单元和所述多个DMA控制器的启动的DMA控制电路。

公开(公告)号：CN100454280C

公开(公告)日：2009-01-21

申请号：CN200510004507.5

申请日：2005-01-14

Applicant: 株式会社东芝

Inventor： 斋藤诚一郎

IPC: G06F13/28

CPC classification number: G06F9/3877 ,  G06F13/28

Abstract: 一种处理器系统，包括：能够并行进行算术处理的多个算术单元；保存所述多个算术单元用于算术处理的数据的存储器；与主处理器的处理并行地执行所述多个算术单元之间的数据传输，及所述多个算术单元和所述存储器之间的数据传输的多个DMA控制器；和与所述主处理器的处理并行地控制所述多个算术单元和所述多个DMA控制器的启动的DMA控制电路。