公开(公告)号：CN105518799A

公开(公告)日：2016-04-20

申请号：CN201380079314.9

申请日：2013-09-04

Applicant: 株式会社东芝

Inventor： 山口幸一郎 ,  御明诚 ,  志贺仁 ,  柴田升

IPC: G11C29/00

CPC classification number: G11C29/76 ,  G11C11/406 ,  G11C16/00 ,  G11C16/349 ,  G11C29/021 ,  G11C29/028 ,  G11C29/24 ,  G11C2029/4402

Abstract: 半导体存储装置具有：存储器单元阵列，其具有与存储器单元的至少一部分的多个存储器单元连接的多条字线和包含存储器单元的至少一部分的多个存储器单元的一组在内的多个块；不良信息存储块，其包含与多条字线中的特定的2条以上的字线连接的多个存储器单元，将存储器单元阵列内的不良信息存储到这些存储器单元；第1不良检测部，其读取不良信息存储块内的存储器单元的数据，进行不良信息存储块的不良判定；第2不良检测部，其在判定为不良时，变更存储器单元的数据的读取电压电平，再次读取不良信息存储块内的存储器单元的数据，进行不良信息存储块的不良判定；以及不良确定部，其在判定为不良时，将不良信息存储块确定为不良。