公开(公告)号：CN106531216A

公开(公告)日：2017-03-22

申请号：CN201610133653.6

申请日：2016-03-09

Applicant: 株式会社东芝

Inventor： 白川政信 ,  安福健太 ,  山家阳

IPC: G11C16/10 ,  G11C16/12 ,  G11C16/34

Abstract: 本发明的实施方式提供一种能够提升动作可靠性的存储器系统。一实施方式的存储器系统包括控制器、及半导体存储装置。在第1写入动作(PPP mode的选择ZN0)中，对第1列群ZN0写入数据。在第2写入动作(PPP mode的选择ZN3)中，对第2列群ZN3写入数据。半导体存储装置对于写入动作中的动作设定值，在第1写入动作(选择ZN0时)中使用第1设定值，在第2写入动作(选择ZN3时)中使用与所述第1设定值不同的第2设定值。

公开(公告)号：CN101960723A

公开(公告)日：2011-01-26

申请号：CN200880127752.7

申请日：2008-09-19

Applicant: 株式会社东芝

Inventor： 山家阳

IPC: H03M13/15 ,  G06F12/16 ,  G11C16/02 ,  G11C16/06 ,  G11C29/42

CPC classification number: H03M13/1545 ,  G06F11/1068 ,  G11C16/0483 ,  G11C2029/0411 ,  H03M13/1555

Abstract: 提供了能够高速执行Chien搜索处理的Chien搜索装置和Chien搜索方法。该Chien搜索装置在校正从非易失性存储器读出的数据中所包括的错误时计算错误位置，并包括：第一处理单元，其对输入数据的错误校正区域以至少一个位为单位执行错误位置的搜索处理；以及第二处理单元，其在所述输入数据的非错误校正目标区域中一次处理多个位。

公开(公告)号：CN101946239A

公开(公告)日：2011-01-12

申请号：CN200880126996.3

申请日：2008-09-19

Applicant: 株式会社东芝

Inventor： 山家阳

IPC: G06F12/16 ,  G11C16/04 ,  G11C16/06 ,  G11C29/42

CPC classification number: G06F11/1072 ,  G06F11/1012 ,  G06F11/1044 ,  G11C16/0483 ,  G11C2029/0411 ,  H03M13/29 ,  H03M13/2906

Abstract: 一种允许减少功耗和电路规模而不损害错误纠正能力的半导体存储装置、控制其的方法和错误纠正系统。固态驱动器(SSD)的错误纠正码(ECC)电路使用第一错误纠正码(Hamming码)在读数据上执行第一错误纠正，并进一步使用第二错误纠正码(BCH码)在第一错误纠正的结果上执行第二错误纠正。此外，ECC电路使用第三错误纠正码(RS码)在第二错误纠正的结果上执行第三错误纠正。