公开(公告)号：CN101782871A

公开(公告)日：2010-07-21

申请号：CN201010003547.9

申请日：2010-01-15

Applicant: 株式会社东芝

Inventor： 大溝孝 ,  国松敦

IPC: G06F12/08

CPC classification number: G06F12/0246 ,  G06F12/0866 ,  G06F2212/2022 ,  G06F2212/7201

Abstract: 本发明的一种方式的信息处理装置具备：地址发生部，在从处理器发生了对于非易失性存储器的写入的情况下，其以为了抑制写入位置的重复次数而使该写入位置偏移的方式生成写入地址；顺序发生部，其生成表示前述写入的新近性的顺序信息；以及写入控制部，其对由前述地址发生部生成的写入地址，与由前述顺序发生部生成的顺序信息对应地，存储写入信息。

公开(公告)号：CN101782871B

公开(公告)日：2013-02-13

申请号：CN201010003547.9

申请日：2010-01-15

Applicant: 株式会社东芝

Inventor： 大溝孝 ,  国松敦

IPC: G06F12/08

CPC classification number: G06F12/0246 ,  G06F12/0866 ,  G06F2212/2022 ,  G06F2212/7201

Abstract: 本发明的一种方式的信息处理装置具备：地址发生部，在从处理器发生了对于非易失性存储器的写入的情况下，其以为了抑制写入位置的重复次数而使该写入位置偏移的方式生成写入地址；顺序发生部，其生成表示前述写入的新近性的顺序信息；以及写入控制部，其对由前述地址发生部生成的写入地址，与由前述顺序发生部生成的顺序信息对应地，存储写入信息。