控制装置和控制方法
    1.
    发明授权

    公开(公告)号:CN102722233B

    公开(公告)日:2015-10-14

    申请号:CN201210080334.5

    申请日:2012-03-23

    CPC classification number: G06F1/3243 G06F9/4812 Y02D10/152 Y02D10/24

    Abstract: 本公开涉及控制装置和控制方法。根据实施例,控制装置包括:接收单元,被配置成接收请求要由执行一个或更多个处理的处理装置执行的中断处理的中断请求;存储单元,被配置成在其中存储中断请求;确定单元,被配置成确定处理装置的状态;发送单元,被配置成发送中断请求到处理装置;以及控制单元,被配置成当确定单元确定处理装置处于其中处理装置不执行处理的空闲状态并且不满足预定条件时,将接收单元接收的中断请求存储在存储单元中,以及,当满足预定条件时,控制发送单元将存储单元中存储的中断请求发送到处理装置。

    控制设备和控制方法
    2.
    发明授权

    公开(公告)号:CN103064500B

    公开(公告)日:2015-07-22

    申请号:CN201210355544.0

    申请日:2012-09-21

    CPC classification number: G06F1/32 G06F1/26

    Abstract: 公开了控制设备和控制方法。根据一种实施方式,控制设备包括接收单元、判断单元、估计单元、决定单元、指示单元和发送单元。接收单元被配置成接收请求处理设备执行中断处理的中断请求,处理设备包括能够单独地经受电压控制的元件。判断单元被配置成判断元件的状态。估计元件被配置成估计在供电之后元件变成运行模式的启动时间。决定单元被配置成基于元件之间启动时间的差来决定要开始供电的时间。指示单元被配置成指示用于向元件供电的供电单元。发送单元被配置成发送中断请求。

    内容再现装置和字幕再现方法

    公开(公告)号:CN101111898A

    公开(公告)日:2008-01-23

    申请号:CN200680003642.0

    申请日:2006-02-24

    Abstract: 一种内容再现装置,包括:内容再现单元,从记录介质再现内容数据项,所述记录介质存储所述内容数据项和用结构化文档描述语言描述的多个段数据项,所述多个段数据项分别对应于多个时间间隔,所述多个时间间隔是用于再现完整的所述内容数据项所需的再现时间间隔的多个段,并且与所述多个时间间隔的每一个对应的所述多个段数据项的每一个包括要在所述多个时间间隔的所述每一个中再现的一组字幕数据项;以及字幕再现单元,当所述内容再现单元再现要在所述多个时间间隔的所述每一个中再现的局部内容数据部分的同时,所述字幕再现单元对所述多个段数据项的所述每一个中包括的一组字幕数据项进行再现。

    存储器控制设备、半导体设备与系统板

    公开(公告)号:CN103530064A

    公开(公告)日:2014-01-22

    申请号:CN201310046903.9

    申请日:2013-02-06

    CPC classification number: G06F1/3237 G06F1/04

    Abstract: 本发明涉及存储器控制设备、半导体设备与系统板。根据一种实施例,一种存储器控制设备控制由处理器从其读数据/向其写数据的存储器。该存储器控制设备包括时钟开关和控制信号开关。时钟开关接收第一时钟和处于比第一时钟更高频率的第二时钟作为输入,把第一时钟提供给存储器,直到第二时钟变得稳定,并且在第二时钟变得稳定之后提供第二时钟。在第一时钟提供给存储器的同时,控制信号开关开始向存储器提供用于把该存储器初始化成允许由处理器进行数据读/写的状态的第一控制信号,并且,在第二时钟提供给存储器且存储器初始化之后,根据处理器进行的数据读/写向存储器提供第二控制信号。

    高速缓冲存储器设备、处理器和信息处理装置

    公开(公告)号:CN102999439A

    公开(公告)日:2013-03-27

    申请号:CN201210263031.7

    申请日:2012-07-27

    CPC classification number: G06F12/0804 G06F2212/1028 Y02D10/13

    Abstract: 本发明公开了一种高速缓冲存储器设备、处理器和信息处理装置。根据一个实施例,一种高速缓冲存储器设备高速缓冲存储在存储器设备中的数据或将要被存储在存储器设备中的数据。所述高速缓冲存储器设备包括:包括多个高速缓冲线的存储器区域;以及控制器。当所述高速缓冲线之中的脏线的数量超过预定数量时,所述控制器将所述脏线的数据写入到所述存储器设备中,所述脏线中的每一个包含未被写入在所述存储器设备中的数据。

Patent Agency Ranking