公开(公告)号：CN1277152C

公开(公告)日：2006-09-27

申请号：CN200410057380.9

申请日：2004-08-26

Applicant: 株式会社东芝

Inventor： 佐藤隆 ,  坂元隆

IPC: G03F1/08 ,  G03F7/207 ,  G01B11/00

CPC classification number: G03F7/70641 ,  B64D47/08 ,  G03F1/32

Abstract: 提供在半导体器件制造工序中可以大幅度地缩短光学系统的修正所需要的时间的原版。该原版具备：掩模基板(1)，配置在掩模基板(1)上的遮光膜(17)，设置在遮光膜(17)上的检查图形用开口(56a、56b、56c)和器件图形用开口(57)，具备在检查图形用开口(56a、56b、56c)中露出来的掩模基板(1)上分别设置的非对称衍射光栅(222a、222b、222c)中的每一者的检查图形(20a、20b、20c)，在检查图形用开口(56a、56b、56c)中露出来的掩模基板(1)上分别与检查图形(20a、20b、20c)相邻地设置的对准标记(26a、26b、26c)，在器件图形用开口(57)中露出来的掩模基板(1)上设置的器件图形(15a、15b、15c)。

公开(公告)号：CN1590957A

公开(公告)日：2005-03-09

申请号：CN200410057380.9

申请日：2004-08-26

Applicant: 株式会社东芝

Inventor： 佐藤隆 ,  坂元隆

IPC: G01B11/00 ,  G01B11/25 ,  G01M11/02 ,  G03F1/08 ,  G03F7/207

CPC classification number: G03F7/70641 ,  B64D47/08 ,  G03F1/32

Abstract: 提供在半导体器件制造工序中可以大幅度地缩短光学系统的修正所需要的时间的原版。该原版具备：掩模基板1，配置在掩模基板1上的遮光膜17，设置在遮光膜17上的检查图形用开口56a、56b、56c和器件图形用开口57，具备在检查图形用开口56a、56b、56c中露出来的掩模基板1上分别设置的非对称衍射光栅222a、222b、222c中的每一者的检查图形20a、20b、20c，在检查图形用开口56a、56b、56c中露出来的掩模基板1上分别与检查图形20a、20b、20c相邻地设置的对准标记26a、26b、26c，在器件图形用开口57中露出来的掩模基板1上设置的器件图形15a、15b、15c。