-
公开(公告)号：CN103021880B
公开(公告)日：2015-07-08
申请号：CN201110348251.5
申请日：2011-09-22
Applicant: 株式会社东芝
IPC: H01L21/56
CPC classification number: H01L2224/16225 , H01L2224/73204 , H01L2924/15311 , H01L2924/181 , H01L2924/19107 , H01L2924/00012
Abstract: 本发明提供半导体装置的制造方法。在一个实施方式中，在支持基板上依次形成剥离层和布线层。在布线层上安装多个半导体芯片。多个半导体芯片由封装树脂层一并封装。由保持体平坦地保持树脂封装体整体，对剥离层进行加热且剪切而从支持基板分离树脂封装体。在对分离后的树脂封装体维持由保持体平坦地保持的状态且冷却之后，解除由保持体实现的树脂封装体的保持状态。切断树脂封装体(11)而将电路结构体单片化。
-
公开(公告)号：CN106206517A
公开(公告)日：2016-12-07
申请号：CN201510977812.6
申请日：2015-12-23
Applicant: 株式会社东芝
Inventor： 三浦正幸
IPC: H01L23/488 , H01L23/31 , H01L21/50 , H01L21/56 , H01L21/768
Abstract: 本发明的实施方式提供一种能够减少半导体芯片的层叠构造在安装时对半导体芯片造成的损伤的半导体装置及半导体装置的制造方法。实施方式的半导体装置通过层叠半导体芯片(P1～P8)而构成芯片层叠体(TA1)，间隔件(8)配置于与焊垫电极(10)的至少一部分重叠的位置，密封树脂(12)一体地填充间隔(SP1、SP2)，且一体地密封芯片层叠体(TA1)。
-
公开(公告)号：CN106158700A
公开(公告)日：2016-11-23
申请号：CN201610011824.8
申请日：2016-01-08
Applicant: 株式会社东芝
Inventor： 三浦正幸
Abstract: 本发明的实施方式提供一种能够容易地进行半导体装置的制造的半导体装置的制造装置及半导体装置的制造方法。实施方式的半导体装置的制造装置具备：平台；头部，与所述平台对向配置，能够保持半导体元件；驱动部，能够使所述头部沿与所述头部及所述平台交叉的第一方向移动，并且对所述头部施加负载；负载传感器，检测所述头部的负载值；及控制部，具备第一动作与第二动作，所述第一动作是通过对所述驱动部进行驱动而使所述头部接近所述平台，所述第二动作是检测所述负载值的变化而使所述半导体元件与所述头部分离。
-
公开(公告)号：CN104465577A
公开(公告)日：2015-03-25
申请号：CN201410020345.3
申请日：2014-01-16
Applicant: 株式会社东芝
IPC: H01L23/488 , H01L23/31 , H01L21/56 , H01L21/60
CPC classification number: H01L23/367 , H01L21/4817 , H01L21/561 , H01L23/3128 , H01L23/49816 , H01L24/97 , H01L25/065 , H01L2224/16145 , H01L2224/16225 , H01L2924/15311 , H01L2924/181 , H01L2924/00
Abstract: 本发明提供为了谋求提高散热性而露出的金属板难以剥落的半导体装置。该半导体装置（10）具备金属板（1）、多个半导体芯片（3）、绝缘层（6a）、布线层（6b）、外部连接端子（19）和密封树脂部（2）。金属板（1）具有呈矩形形状的第1面（1a）。多个半导体芯片（3）层叠于金属板（1）的第2面（1g）上。绝缘层（6a）以及布线层（6b）相对于半导体芯片（3）设置于金属板（1）的相反侧。外部连接端子（19）相对于绝缘层（6a）以及布线层（6b）设置于半导体芯片（3）的相反侧。密封树脂部（2）使金属板（1）的第1面（1a）露出、同时将半导体芯片密封。从金属板的第1面的外周边连续的外周面中的至少1对相对的2个面由密封树脂部覆盖。
-
Patent Agency Ranking
公开(公告)号：CN103021880A
公开(公告)日：2013-04-03
申请号：CN201110348251.5
申请日：2011-09-22
Applicant: 株式会社东芝
IPC: H01L21/56
CPC classification number: H01L2224/16225 , H01L2224/73204 , H01L2924/15311 , H01L2924/181 , H01L2924/19107 , H01L2924/00012
Abstract: 本发明提供半导体装置的制造方法。在一个实施方式中，在支持基板上依次形成剥离层和布线层。在布线层上安装多个半导体芯片。多个半导体芯片由封装树脂层一并封装。由保持体平坦地保持树脂封装体整体，对剥离层进行加热且剪切而从支持基板分离树脂封装体。在对分离后的树脂封装体维持由保持体平坦地保持的状态且冷却之后，解除由保持体实现的树脂封装体的保持状态。切断树脂封装体(11)而将电路结构体单片化。
-
公开(公告)号：CN1744791A
公开(公告)日：2006-03-08
申请号：CN200510093515.1
申请日：2005-08-26
Applicant: 株式会社东芝
CPC classification number: H01L23/49822 , H01L23/49827 , H01L23/50 , H01L2224/16 , H01L2224/16235 , H01L2224/83102 , H01L2224/92125 , H01L2924/01078 , H01L2924/01079 , H01L2924/15174 , H01L2924/15311 , H01L2924/19106 , H05K1/112 , H05K1/115 , H05K3/4602 , H05K2201/0352 , H05K2201/096
Abstract: 本发明提供一种布线基板，具备具有通孔部的内层布线板。在内层布线板的至少一方的主面上，叠层形成多层叠层。这些叠层，例如作为电源类通路具有直线地多段叠加通路的叠层通路。叠层通路具有通路直径比构成其的其它通路大的大直径通路。或者，叠层通路，由通路直径比同一层内的其它通路大的大直径通路构成。
-
公开(公告)号：CN105428273A
公开(公告)日：2016-03-23
申请号：CN201510100817.0
申请日：2015-03-06
Applicant: 株式会社东芝
IPC: H01L21/67
Abstract: 本发明的实施方式提供一种能够提高在上下两个面具有凸块电极的半导体芯片的凸块连接性及连接可靠性的半导体制造装置。实施方式的半导体制造装置(1)具备：键合头(2)，其包括弹性体夹头(5)及夹头保持器(6)，所述弹性体夹头(5)与在两个面设置着凸块电极(42、44)的半导体芯片(4)的一表面抵接并进行吸附，所述夹头保持器(6)保持弹性体夹头(5)；平台(3)，其载置被连接零件(7)，所述被连接零件(7)具有与凸块电极(44)对应的被连接电极(72)；及驱动机构，其使键合头(2)与平台(3)相对移动以使半导体芯片(4)移动到被连接零件(7)上，且对半导体芯片(4)施加荷重。弹性体夹头(5)及夹头保持器(6)中的至少一者的接触面在包含凸块电极(44)的形成区域的正上方的位置具备凸部(62)。
-
公开(公告)号：CN103022021B
公开(公告)日：2016-05-11
申请号：CN201210350172.2
申请日：2012-09-19
Applicant: 株式会社东芝
IPC: H01L25/065 , H01L27/115
CPC classification number: H01L24/94 , H01L21/568 , H01L24/73 , H01L24/97 , H01L25/0657 , H01L27/115 , H01L2224/05554 , H01L2224/13025 , H01L2224/14181 , H01L2224/16145 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/45144 , H01L2224/48227 , H01L2224/73204 , H01L2224/73207 , H01L2224/73253 , H01L2224/73265 , H01L2224/94 , H01L2224/97 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06589 , H01L2924/15311 , H01L2924/15788 , H01L2924/181 , H01L2924/00012 , H01L2224/81 , H01L2924/00
Abstract: 本发明提供半导体装置及其制造方法。在一个实施方式中，半导体装置具备配置在内插基板上的芯片层叠体和搭载在芯片层叠体上的接口芯片。芯片层叠体，经由在除了位于层叠顺序的最下层的半导体芯片外的半导体芯片内设置的贯通电极以及凸起电极而电连接。接口芯片，经由在位于层叠顺序的最上层的半导体芯片的表面形成的再布线层或者在接口芯片内设置的贯通电极，与内插基板电连接。
-
公开(公告)号：CN103022021A
公开(公告)日：2013-04-03
申请号：CN201210350172.2
申请日：2012-09-19
Applicant: 株式会社东芝
IPC: H01L25/065 , H01L27/115
CPC classification number: H01L24/94 , H01L21/568 , H01L24/73 , H01L24/97 , H01L25/0657 , H01L27/115 , H01L2224/05554 , H01L2224/13025 , H01L2224/14181 , H01L2224/16145 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/45144 , H01L2224/48227 , H01L2224/73204 , H01L2224/73207 , H01L2224/73253 , H01L2224/73265 , H01L2224/94 , H01L2224/97 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06589 , H01L2924/15311 , H01L2924/15788 , H01L2924/181 , H01L2924/00012 , H01L2224/81 , H01L2924/00
Abstract: 本发明提供半导体装置及其制造方法。在一个实施方式中，半导体装置具备配置在内插基板上的芯片层叠体和搭载在芯片层叠体上的接口芯片。芯片层叠体，经由在除了位于层叠顺序的最下层的半导体芯片外的半导体芯片内设置的贯通电极以及凸起电极而电连接。接口芯片，经由在位于层叠顺序的最上层的半导体芯片的表面形成的再布线层或者在接口芯片内设置的贯通电极，与内插基板电连接。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.019 seconds)
