公开(公告)号：CN111147065B

公开(公告)日：2024-06-07

申请号：CN201910892407.2

申请日：2019-09-20

Applicant: 株式会社东海理化电机制作所

Inventor： 矢岛晓 ,  成田友树

IPC: H03K19/0175 ,  H03K19/0185

Abstract: 本发明抑制输出信号中的抖动的产生。信号输出电路(10)包含：输入线(Lin)，被输入输入信号(Sin)；第一电流生成电路(20B)，与输入线(Lin)连接，并生成大小与被供给的电源电压(VBB)的电平相应的第一电流(I2)；第二电流生成电路(20B)，与输入线(Lin)连接，并生成根据输出信号(Sout1)的电平的切换而导通截止的第二电流(I5)；电阻元件(R2)，设置在输入线(Lin)上；以及输出电路(30)，根据在输入线(Lin)产生的电压的电平来切换输出信号(Sout1)的逻辑电平。

公开(公告)号：CN111147065A

公开(公告)日：2020-05-12

申请号：CN201910892407.2

申请日：2019-09-20

Applicant: 株式会社东海理化电机制作所

Inventor： 矢岛晓 ,  成田友树

IPC: H03K19/0175 ,  H03K19/0185

Abstract: 本发明抑制输出信号中的抖动的产生。信号输出电路(10)包含：输入线(Lin)，被输入输入信号(Sin)；第一电流生成电路(20B)，与输入线(Lin)连接，并生成大小与被供给的电源电压(VBB)的电平相应的第一电流(I2)；第二电流生成电路(20B)，与输入线(Lin)连接，并生成根据输出信号(Sout1)的电平的切换而导通截止的第二电流(I5)；电阻元件(R2)，设置在输入线(Lin)上；以及输出电路(30)，根据在输入线(Lin)产生的电压的电平来切换输出信号(Sout1)的逻辑电平。