-
公开(公告)号：CN1536490A
公开(公告)日：2004-10-13
申请号：CN200410032487.8
申请日：2004-04-07
Applicant: 松下电器产业株式会社
Inventor： 田上一文
CPC classification number: H03M13/6502 , H03M13/2707
Abstract: 一直以来，以比特为单位实现交织/去交织处理需要进行复杂的逻辑运算处理，从而存在电路规模增大和处理步骤增多的问题。本发明中，存取信息供给部件输出的地址信息与比特位置信息按照交织/去交织处理后的数据元的排列加以确定。从与来自存取信息供给部件的地址信息对应的数据存储部件的地址读出1个字数据，用数据选择部件选择来自存取信息供给部件的比特位置信息表示的比特位置的数据元并加以输出。如此，经连续处理的比特串成为经交织/去交织处理后的数据串，从而回避了复杂的逻辑运算处理，能够缩小电路规模并减少处理步骤。
-
公开(公告)号：CN1290018C
公开(公告)日：2006-12-13
申请号：CN200410032487.8
申请日：2004-04-07
Applicant: 松下电器产业株式会社
Inventor： 田上一文
CPC classification number: H03M13/6502 , H03M13/2707
Abstract: 一直以来，以比特为单位实现交织/去交织处理需要进行复杂的逻辑运算处理，从而存在电路规模增大和处理步骤增多的问题。本发明中，存取信息供给部件输出的地址信息与比特位置信息按照交织/去交织处理后的数据元的排列加以确定。从与来自存取信息供给部件的地址信息对应的数据存储部件的地址读出1个字数据，用数据选择部件选择来自存取信息供给部件的比特位置信息表示的比特位置的数据元并加以输出。如此，经连续处理的比特串成为经交织/去交织处理后的数据串，从而回避了复杂的逻辑运算处理，能够缩小电路规模并减少处理步骤。
-
Patent Agency Ranking
公开(公告)号：CN100517213C
公开(公告)日：2009-07-22
申请号：CN200580028748.1
申请日：2005-07-13
Applicant: 松下电器产业株式会社
IPC: G06F7/533
CPC classification number: G06F7/49921 , G06F7/5338
Abstract: 本发明提供一种乘法装置，求出作为以二进制补码表示的定点数的被乘数与作为以二进制补码表示的定点数的乘数进行乘法运算的积，包括：编码部，基于二阶布斯算法对上述乘数进行编码，输出所取得的多个编码结果；溢出检测部，在上述被乘数与上述乘数同为负的最大值时，检测出溢出发生；以及部分积生成部，生成并输出上述被乘数与上述多个编码结果的每一个之间的多个部分积，和与上述多个部分积的每一个对应的多个修正项。部分积生成部，在溢出检测部检测出溢出的发生时，将上述多个部分积和上述多个修正项中的任一者修正来进行输出，以使乘法运算结果成为正的最大值。
-
公开(公告)号：CN100468315C
公开(公告)日：2009-03-11
申请号：CN200580001400.3
申请日：2005-08-31
Applicant: 松下电器产业株式会社
IPC: G06F7/00
CPC classification number: G06F5/015
Abstract: 在用流水线寄存器分割桶式移位装置，以多级处理级执行移位处理时，通过用译码电路(20)对控制第二移位电路(50)的移位量的第二控制信号进行译码，从而检测出从第二移位电路(50)最终作为输出数据输出的数据元素处于中间数据保持电路(30)中的中间数据的哪个数位位置。中间数据保持电路(30)基于上述译码电路(20)的数位位置的检测结果，仅保持中间数据中的数据元素中的最终输出的数据元素，不反映为输出数据的无用的数据元素不保存。因此，控制中间数据保持电路(30)的数据存储动作，抑制因流水线结构化而导致的功率增加。
-
公开(公告)号：CN101010665A
公开(公告)日：2007-08-01
申请号：CN200580028748.1
申请日：2005-07-13
Applicant: 松下电器产业株式会社
IPC: G06F7/533
CPC classification number: G06F7/49921 , G06F7/5338
Abstract: 本发明提供一种乘法装置，求出作为以二进制补码表示的定点数的被乘数与作为以二进制补码表示的定点数的乘数进行乘法运算的积，包括：编码部，基于二阶布斯算法对上述乘数进行编码，输出所取得的多个编码结果；溢出检测部，在上述被乘数与上述乘数同为负的最大值时，检测出溢出发生；以及部分积生成部，生成并输出上述被乘数与上述多个编码结果的每一个之间的多个部分积，和与上述多个部分积的每一个对应的多个修正项。部分积生成部，在溢出检测部检测出溢出的发生时，将上述多个部分积和上述多个修正项中的任一者修正来进行输出，以使乘法运算结果成为正的最大值。
-
公开(公告)号：CN1898639A
公开(公告)日：2007-01-17
申请号：CN200580001400.3
申请日：2005-08-31
Applicant: 松下电器产业株式会社
IPC: G06F7/00
CPC classification number: G06F5/015
Abstract: 在用流水线寄存器分割桶式移位装置，以多级处理级执行移位处理时，通过用译码电路(20)对控制第二移位电路(50)的移位量的第二控制信号进行译码，从而检测出从第二移位电路(50)最终作为输出数据输出的数据元素处于中间数据保持电路(30)中的中间数据的哪个数位位置。中间数据保持电路(30)基于上述译码电路(20)的数位位置的检测结果，仅保持中间数据中的数据元素中的最终输出的数据元素，不反映为输出数据的无用的数据元素不保存。因此，控制中间数据保持电路(30)的数据存储动作，抑制因流水线结构化而导致的功率增加。
-
公开(公告)号：CN1215862A
公开(公告)日：1999-05-05
申请号：CN98103377.6
申请日：1998-07-09
Applicant: 松下电器产业株式会社
IPC: G06F7/52
CPC classification number: G06F7/5324 , G06F7/49936 , G06F7/49994 , G06F7/5338
Abstract: 在一二进制定点数系统中,其中,最高有效位是符号位,十进制小数点位于最高有效位和比最高有效位低一位的位之间,用于数位位置对准装置的电路规模被减小,并以非常高的效率实现一双精度乘法。通过应用一单精度乘法设备,获得一双精度被乘数的高位字/低位字与一双精度乘数的高位字/低位字的乘积。在获得的乘积上执行一数位位置对准加法操作,以获得一双精度乘法数据。在这种情况下,在十进制小数点之前设置至少两位数位,从而允许以比双精度的位宽度大至少一位的位宽度获得双精度被乘数的高位字/低位字与双精度乘数的高位字/低位字的每一乘积。
-
-
-
-
-
-
Search Results
7
records
(took 0.033 seconds)
