数字PLL电路、半导体集成电路、显示装置

    公开(公告)号:CN102460973A

    公开(公告)日:2012-05-16

    申请号:CN200980159761.9

    申请日:2009-11-02

    CPC classification number: H03D13/003 H03L7/087 H03L2207/50

    Abstract: 本发明提供一种数字PLL电路、半导体集成电路、显示装置。相位比较电路(111)对基准时钟(CKR1)和振荡时钟(CKV1)各自的过渡次数进行计数,并将基准时钟的过渡次数达到基准计数值(RR1)为止的期间设定为相位比较期间,并且将目标计数值(C103)与相位比较期间内的振荡时钟的过渡次数(振荡计数值(C102))之差作为相位误差值(PP1)来检测,其中,目标计数值(C103)是根据期望的振荡频率相对基准时钟(CKR1)的频率的倍率值(DD1)、和基准计数值(RR1)而得到的值。平滑化电路(12)对相位误差值(PP1)进行平滑化。数字控制振荡电路(13)根据由平滑化电路进行平滑化之后的相位误差值,控制振荡时钟(CKV1)的频率。

    数字PLL电路及通信装置
    3.
    发明公开

    公开(公告)号:CN102187579A

    公开(公告)日:2011-09-14

    申请号:CN200980141717.5

    申请日:2009-03-13

    CPC classification number: H03L7/087 H03L7/091 H03L2207/50

    Abstract: 本发明提供一种数字PLL电路及通信装置。在输出具有以频率控制字(频率比率)对参考信号的频率进行了规定倍率后的频率的时钟信号的数字PLL电路中,RPA电路(101)逐次对具有小数成分的频率控制字(FCW)进行加法运算。该RPA电路(101)的输出被输入到微小相位误差生成器(107)。在该相位误差生成器(107)中,基于所述频率控制字(FCW)的逐次加法运算值的小数部,生成参考信号(REF)的实际的振幅值附近的多个阈值,并基于这些阈值,计算出所述参考信号(REF)的振幅值以及与该振幅值对应的参考信号REF的相位误差,从而计算出参考信号(REF)与输出时钟(CKV1)之间的微小相位误差。因此,即使在频率控制字包含小数成分的情况下,也能够以小面积、低功耗计算并修正参考信号与输出时钟之间的残留微小相位误差。

Patent Agency Ranking