-
Patent Agency Ranking
公开(公告)号：CN100381014C
公开(公告)日：2008-04-09
申请号：CN03127804.3
申请日：2003-08-08
Applicant: 松下电器产业株式会社
CPC classification number: G08C17/00
Abstract: 本发明可提供一种用来减少为实现遥控信号的接收功能而耗费的CPU的代码、处理能力、资源等的可以削减装置整体的成本的遥控接收系统。在接收发自发射机的遥控信号的遥控接收电路中包括在检测遥控信号的头部时输出头部中断信号S160的头部中断生成电路160；在经过头部检测结束规定的数据接收时输出数据中断信号S170的数据中断生成电路170；根据CPU190的指示选择上述头部中断信号S160和上述数据中断信号S170的任何一个的开关111。上述CPU190，利用一个中断端口191可接收通过开关111选择的从上述遥控接收电路输出的2种中断信号中的任一种，根据该接收到的中断信号进行控制。
-
公开(公告)号：CN101223605A
公开(公告)日：2008-07-16
申请号：CN200680025455.2
申请日：2006-07-04
Applicant: 松下电器产业株式会社
Inventor： 富田泰之
IPC: G11C11/406 , G06F12/06 , G06F12/00
CPC classification number: G11C11/406 , G06F13/1636 , G11C2211/4061
Abstract: 本发明提供一种存储器控制装置，通过适当地分割刷新动作所需要的带宽来对存储器存取的峰值带宽进行平滑化，由此可通过较低的峰值带宽来完成所需的刷新动作。使常时以一定的比例进行刷新请求的常时刷新请求电路和分别与第1请求者、第2请求者对应的第1集中刷新请求电路、第2集中刷新请求电路并行地动作，其中第1集中刷新请求电路、第2集中刷新请求电路在存储器存取的带宽下降的时间带等、满足刷新请求发布条件的期间，集中地发布刷新。
-
公开(公告)号：CN1474628A
公开(公告)日：2004-02-11
申请号：CN03127804.3
申请日：2003-08-08
Applicant: 松下电器产业株式会社
CPC classification number: G08C17/00
Abstract: 本发明可提供一种用来减少为实现遥控信号的接收功能而耗费的CPU的代码、处理能力、资源等的可以削减装置整体的成本的遥控接收系统。在接收发自发射机的遥控信号的遥控接收电路中包括在检测遥控信号的头部时输出头部中断信号S160的头部中断生成电路160；在经过头部检测结束规定的数据接收时输出数据中断信号S170的数据中断生成电路170；根据CPU190的指示选择上述头部中断信号S160和上述数据中断信号S170的任何一个的开关111。上述CPU190，利用一个中断端口191可接收通过开关111选择的从上述遥控接收电路输出的2种中断信号中的任一种，根据该接收到的中断信号进行控制。
-
公开(公告)号：CN1307556C
公开(公告)日：2007-03-28
申请号：CN03806301.8
申请日：2003-03-18
Applicant: 松下电器产业株式会社
Inventor： 富田泰之
CPC classification number: G06F13/1605 , G06F13/18
Abstract: 本发明提供能够不使存储器存取失败，可以由多个处理单元进行存储器存取的信息处理装置。在信息处理装置(101)中，备有用存取要求控制电路(22)调整对综合存储器(5)的多个存取要求，发行规定数量的存取要求的前段处理单元(3)、向综合存储器(5)发行多个存取要求的后段处理单元(4)、和调整来自前段处理单元(3)和后段处理单元(4)的存取要求，将某个存取要求输出到综合存储器(5)的综合存储器控制电路(18)，基于各存取因素的周期性和存取目的地地址的规则性对存取要求控制电路(22)和综合存储器控制电路(18)进行调整。
-
公开(公告)号：CN1643502A
公开(公告)日：2005-07-20
申请号：CN03806301.8
申请日：2003-03-18
Applicant: 松下电器产业株式会社
Inventor： 富田泰之
CPC classification number: G06F13/1605 , G06F13/18
Abstract: 本发明提供能够不使存储器存取失败，可以由多个处理单元进行存储器存取的信息处理装置。在信息处理装置(101)中，备有用存取要求控制电路(22)调整对综合存储器(5)的多个存取要求，发行规定数量的存取要求的前段处理单元(3)、向综合存储器(5)发行多个存取要求的后段处理单元(4)、和调整来自前段处理单元(3)和后段处理单元(4)的存取要求，将某个存取要求输出到综合存储器(5)的综合存储器控制电路(18)，基于各存取因素的周期性和存取目的地地址的规则性对存取要求控制电路(22)和综合存储器控制电路(18)进行调整。
-
-
-
-
Search Results
5
records
(took 0.024 seconds)
