-
公开(公告)号：CN1886749A
公开(公告)日：2006-12-27
申请号：CN200480035246.7
申请日：2004-11-19
Applicant: 松下电器产业株式会社
CPC classification number: G06F3/061 , G06F1/3225 , G06F3/0625 , G06F3/0629 , G06F3/0679 , H04N5/77 , H04N5/772 , H04N5/907 , H04N9/8042 , H04N9/8047 , Y02D10/154
Abstract: 本发明的课题是在使多个存储卡并行工作、高速执行读取及写入的存储卡驱动装置中，向存储卡驱动装置供电的设备能够向存储卡驱动装置供给的电流值中，随各设备的性能而差别，能够使用该存储卡驱动装置的设备被限制。解决方法是在安装1个以上半导体存储器的记录装置中，根据安装该记录装置的存取装置可以供给的电流，限制并行工作的半导体存储器的个数。
-
公开(公告)号：CN1938720A
公开(公告)日：2007-03-28
申请号：CN200580010254.0
申请日：2005-03-28
Applicant: 松下电器产业株式会社
CPC classification number: G06F3/0661 , G06F3/0622 , G06F3/0623 , G06F3/0679 , G06F12/1433 , G06F2212/2022 , G06K19/07 , G06K19/07732
Abstract: 一种存储卡，安装在主机设备内，用于记录数据，内置有闪式存储器，在内部ROM中预先记录作为闪式存储器固有的擦除块大小的整数倍的规定值的可写入块大小，检测出从主机设备发出的写入命令的写入块大小，即写入数据的大小，与ROM内的可写入块大小进行对照，由此根据写入块大小是否是可写入块大小的整数倍来判断是否可以写入，仅在判断为可以写入的情况下，才将来自主机设备的数据写入到闪式存储器内；在判断为不允许写入的情况下，向主机设备返回错误响应。
-
公开(公告)号：CN1158810C
公开(公告)日：2004-07-21
申请号：CN00106824.5
申请日：2000-04-14
Applicant: 松下电器产业株式会社
IPC: H04L7/033
CPC classification number: H04L7/0062 , G11B20/10009 , G11B20/10037 , G11B20/1403 , H03L7/091 , H04L1/0054 , H04L1/206 , H04L7/0083
Abstract: 从作为AD变换器4和均衡器16处理再现信号10的结果的译码器输入信号12，算出相位误差信号25和品质判别信号26。相位频率误差检测电路22保持品质判别信号26从信号品质“良”变为“欠良”时的相位误差信号25的符号，信号品质为“良”时及信号品质为“欠良”时，分别输出相位误差信号25及与所保持符号对应的规定值作为相位频率误差信号27。压控振荡器9生成频率与根据相位频率误差信号27生成的振荡控制信号15对应的再生时钟脉冲信号11。
-
公开(公告)号：CN1768347A
公开(公告)日：2006-05-03
申请号：CN200380110278.4
申请日：2003-12-11
Applicant: 松下电器产业株式会社
CPC classification number: G06K7/0034 , G06K19/07741 , G06K19/07743
Abstract: 本发明的半导体存储装置，具有：设有用来连接主机装置的卡总线连接器的PC卡型的厚5.0mm的框体、容纳在该框体内的4片SD存储卡(R)、以及对卡总线连接器与各个SD存储卡(R)之间的信号发送接收进行控制的控制电路。能够提供一种适于用作要求高数据传输率以及大存储容量的主机装置的存储介质，且能够在主机装置中进行装卸并可移动，同时价格较低的半导体存储装置，另外，在笔记本型个人计算机中，也能够直接插入使用。
-
公开(公告)号：CN1269639A
公开(公告)日：2000-10-11
申请号：CN00104793.0
申请日：2000-03-27
Applicant: 松下电器产业株式会社
Inventor： 太田晴夫
CPC classification number: G11B20/10212 , G11B20/10 , G11B20/10009 , H03M13/41
Abstract: 本发明揭示一种信号处理装置。所述信号处理装置经过AD变换器17将重放信号1用自适应均衡器16进行自适应均衡。AD变换器17、自适应均衡器16、相位误差检测电路9、移相电路42、DA变换器11、环形滤波器12和可变频率振荡电路14构成PLL电路,将与被重放的数据相位同步的时钟信号15反馈给AD变换器17。移相电路42对应于在抽头重心检测电路40中检测到的抽头系数的重心变化,使在相位误差检测电路9检测的相位误差,仅进行微量适当地移位。
-
Patent Agency Ranking
公开(公告)号：CN1886749B
公开(公告)日：2012-06-13
申请号：CN200480035246.7
申请日：2004-11-19
Applicant: 松下电器产业株式会社
CPC classification number: G06F3/061 , G06F1/3225 , G06F3/0625 , G06F3/0629 , G06F3/0679 , H04N5/77 , H04N5/772 , H04N5/907 , H04N9/8042 , H04N9/8047 , Y02D10/154
Abstract: 本发明的课题是在使多个存储卡并行工作、高速执行读取及写入的存储卡驱动装置中，向存储卡驱动装置供电的设备能够向存储卡驱动装置供给的电流值中，随各设备的性能而差别，能够使用该存储卡驱动装置的设备被限制。解决方法是在安装1个以上半导体存储器的记录装置中，根据安装该记录装置的存取装置可以供给的电流，限制并行工作的半导体存储器的个数。
-
公开(公告)号：CN100470585C
公开(公告)日：2009-03-18
申请号：CN200580010254.0
申请日：2005-03-28
Applicant: 松下电器产业株式会社
CPC classification number: G06F3/0661 , G06F3/0622 , G06F3/0623 , G06F3/0679 , G06F12/1433 , G06F2212/2022 , G06K19/07 , G06K19/07732
Abstract: 一种存储卡，安装在主机设备内，用于记录数据，内置有闪式存储器，在内部ROM中预先记录作为闪式存储器固有的擦除块大小的整数倍的规定值的可写入块大小，检测出从主机设备发出的写入命令的写入块大小、即写入数据的大小，与ROM内的可写入块大小进行对照，由此根据写入块大小是否是可写入块大小的整数倍来判断是否可以写入，仅在判断为可以写入的情况下，才将来自主机设备的数据写入到闪式存储器内；在判断为不允许写入的情况下，向主机设备返回错误响应。
-
公开(公告)号：CN100351858C
公开(公告)日：2007-11-28
申请号：CN200380110278.4
申请日：2003-12-11
Applicant: 松下电器产业株式会社
CPC classification number: G06K7/0034 , G06K19/07741 , G06K19/07743
Abstract: 本发明的半导体存储装置，具有：设有用来连接主机装置的卡总线连接器的PC卡型的厚5.0mm的框体、容纳在该框体内的4片SD存储卡(R)、以及对卡总线连接器与各个SD存储卡(R)之间的信号发送接收进行控制的控制电路。能够提供一种适于用作要求高数据传输率以及大存储容量的主机装置的存储介质，且能够在主机装置中进行装卸并可移动，同时价格较低的半导体存储装置，另外，在笔记本型个人计算机中，也能够直接插入使用。
-
公开(公告)号：CN1182528C
公开(公告)日：2004-12-29
申请号：CN00104793.0
申请日：2000-03-27
Applicant: 松下电器产业株式会社
Inventor： 太田晴夫
IPC: G11B20/10
CPC classification number: G11B20/10212 , G11B20/10 , G11B20/10009 , H03M13/41
Abstract: 本发明揭示一种信号处理装置。所述信号处理装置经过AD变换器17将重放信号1用自适应均衡器16进行自适应均衡。AD变换器17、自适应均衡器16、相位误差检测电路9、移相电路42、DA变换器11、环形滤波器12和可变频率振荡电路14构成PLL电路，将与被重放的数据相位同步的时钟信号15反馈给AD变换器17。移相电路42对应于在抽头重心检测电路40中检测到的抽头系数的重心变化，使在相位误差检测电路9检测的相位误差，仅进行微量适当地移位。
-
公开(公告)号：CN1271211A
公开(公告)日：2000-10-25
申请号：CN00106824.5
申请日：2000-04-14
Applicant: 松下电器产业株式会社
CPC classification number: H04L7/0062 , G11B20/10009 , G11B20/10037 , G11B20/1403 , H03L7/091 , H04L1/0054 , H04L1/206 , H04L7/0083
Abstract: 从作为AD变换器4和均衡器16处理再现信号10的结果的译码器输入信号12,算出相位误差信号25和品质判别信号26。相位频率误差检测电路22保持品质判别信号26从信号品质“良”变为“欠良”时的相位误差信号25的符号,信号品质为“良”时及信号品质为“欠良”时,分别输出相位误差信号25及与所保持符号对应的规定值作为相位频率误差信号27。压控振荡器9生成频率与根据相位频率误差信号27生成的振荡控制信号15对应的再生时钟脉冲信号11。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.035 seconds)
