编码方法、编码器、解码器、发送装置和接收装置

    公开(公告)号:CN103281091A

    公开(公告)日:2013-09-04

    申请号:CN201310151505.3

    申请日:2008-09-26

    Abstract: 公开了编码方法、编码器、解码器、发送装置和接收装置,所述编码方法包括:为从卷积码生成时变周期m的低密度奇偶校验卷积码代码字而提供奇偶校验矩阵的步骤,所述奇偶校验矩阵基于由式1表达的m个不同的奇偶校验多项式中第i奇偶校验多项式来定义km+i行,m为1以上的整数,k为0以上的整数,i为1以上m以下的整数,式1为(Da1+Da2+...+Dar+1)X(D)+(Db1+Db2+...+Dbs+1)P(D)=0,X(D)为信息序列的多项式表达,P(D)为奇偶序列的多项式表达,a1、a2、···ar为0以外的整数并为相互不同的值,r为1以上的整数,b1、b2、···bs为1以上的整数并为相互不同的值,s为1以上的整数;通过所述奇偶校验矩阵与输入数据的线性运算获取低密度奇偶校验卷积码代码字的步骤。

    编码方法、编码装置以及发送装置

    公开(公告)号:CN101490964B

    公开(公告)日:2013-08-28

    申请号:CN200780026880.8

    申请日:2007-08-31

    CPC classification number: H03M13/1188 H03M13/1185

    Abstract: 公开了提高编码速度的编码方法。编码装置(100)包括:输入数据存储单元(107),根据输出控制信号(108)输出所存储的输入数据(D100);输入数据计数单元(101),计数输入数据(D100)的输入数;输出控制单元(102),根据输入数控制输入数据(D100)的输出目的地;多个1比特存储单元(103-1至103-(N-K)),保持1比特数据;多个行向量存储单元(104-1至104-K),保持LDPC码的生成矩阵的行向量;向量乘法单元(105-1至105-K),进行行向量与列向量之间的乘法运算;奇偶校验数据存储单元(109),保持通过乘法运算生成的奇偶校验序列;以及LDPC码字序列生成单元(106),根据输入数据序列以及奇偶校验序列生成并输出LDPC码字。

    纠错解码装置及纠错解码方法

    公开(公告)号:CN103069720A

    公开(公告)日:2013-04-24

    申请号:CN201180038008.1

    申请日:2011-08-03

    Abstract: 既能共用电路以抑制电路规模的增大,又能进行与多个编码率对应的LDPC(Low-DensityParity-Check,低密度奇偶校验)解码。当设定编码率为编码率比第1编码率大的第2编码率时,列处理行处理运算单元(120A)使用从与对应于第2编码率的第2校验矩阵相应的分散校验矩阵中,选择与构成第1部分矩阵的列数相同数的列并组合而成的分散部分矩阵。这里,分散校验矩阵是扩展第2校验矩阵的行数,并将第2校验矩阵中的第2校验矩阵的行权重大的行的元素分散配置到该行与扩展行所得的矩阵。此时,列处理行处理运算单元(120A)使用行权重为第1部分矩阵的行权重以下的分散部分矩阵。

Patent Agency Ranking