-
Patent Agency Ranking
公开(公告)号：CN1428935A
公开(公告)日：2003-07-09
申请号：CN02160456.8
申请日：2002-12-30
Applicant: 松下电器产业株式会社
CPC classification number: H03K19/0963
Abstract: 本发明提供一种半导体集成电路。该半导体集成电路具备：根据时钟信号使第1节点成为第1逻辑电平的第1晶体管；根据输入信号使所述第1节点成为与第1逻辑电平不同的第2逻辑电平的输入电路；当所述第1节点为第1逻辑电平时使所述第2节点为第1逻辑电平的第2晶体管；连接在所述第1节点和所述第2节点之间，当所述第1节点是第1逻辑电平时电阻值变大、是第2逻辑电平时电阻值变小的电阻元件；以所述第2节点作为输入，控制是否使输出节点成为第1逻辑电平的第1驱动晶体管；以与所述第1节点同一逻辑电平的信号作为输入，控制是否使所述输出节点成为第2逻辑电平的第2驱动晶体管。该半导体集成电路可输出DC噪音少的信号。
-
公开(公告)号：CN101089644A
公开(公告)日：2007-12-19
申请号：CN200710110005.X
申请日：2007-06-14
Applicant: 松下电器产业株式会社
Inventor： 井上源一郎
IPC: G01R31/28
CPC classification number: G01R31/31853
Abstract: 本发明涉及的测试电路是进行输出与同一节点连接的第一三态元件和第二三态元件的测试的测试电路，具有测试输出端子和测试单元，该测试单元根据上述节点的电压与阈值的大小，向上述测试输出端子输出第一逻辑值或第二逻辑值，在上述第一三态元件要向上述节点输出高电平的信号，并且上述第二三态元件要向上述节点输出低电平的信号的情况下，上述测试单元将上述节点上出现的中间电位转换为第一逻辑值，向上述测试输出端子输出上述第一逻辑值。
-
公开(公告)号：CN1710812A
公开(公告)日：2005-12-21
申请号：CN200510077214.X
申请日：2005-06-16
Applicant: 松下电器产业株式会社
Inventor： 井上源一郎
CPC classification number: H03K3/012 , H03K3/011 , H03K3/0372 , H03K3/35625
Abstract: 本发明提供一种触发器电路，为了使触发器电路的输入输出端子的输入电容和驱动能力保持恒定，触发器电路具有主锁存器单元、从锁存器单元和数据输出选择单元。主锁存器单元包含三态反相器，数据输入端子连接在上述三态反相器上。数据输出选择单元由2个选通门和反相器构成，上述反相器连接在数据输出选择单元上。触发器电路的输入电容由连接在上述数据输入端子上的三态反相器的晶体管的栅极电容决定，驱动能力由连接在输出端子上的反相器的驱动能力决定，因此，它们都不随时钟信号等定时信号的状态发生变化。
-
公开(公告)号：CN100397783C
公开(公告)日：2008-06-25
申请号：CN200510077214.X
申请日：2005-06-16
Applicant: 松下电器产业株式会社
Inventor： 井上源一郎
CPC classification number: H03K3/012 , H03K3/011 , H03K3/0372 , H03K3/35625
Abstract: 本发明提供一种触发器电路，为了使触发器电路的输入输出端子的输入电容和驱动能力保持恒定，触发器电路具有主锁存器单元、从锁存器单元和数据输出选择单元。主锁存器单元包含三态反相器，数据输入端子连接在上述三态反相器上。数据输出选择单元由2个选通门和反相器构成，上述反相器连接在数据输出选择单元上。触发器电路的输入电容由连接在上述数据输入端子上的三态反相器的晶体管的栅极电容决定，驱动能力由连接在输出端子上的反相器的驱动能力决定，因此，它们都不随时钟信号等定时信号的状态发生变化。
-
公开(公告)号：CN1216461C
公开(公告)日：2005-08-24
申请号：CN02160456.8
申请日：2002-12-30
Applicant: 松下电器产业株式会社
CPC classification number: H03K19/0963
Abstract: 本发明提供一种半导体集成电路。该半导体集成电路具备：根据时钟信号使第1节点成为第1逻辑电平的第1晶体管；根据输入信号使所述第1节点成为与第1逻辑电平不同的第2逻辑电平的输入电路；当所述第1节点为第1逻辑电平时使所述第2节点为第1逻辑电平的第2晶体管；连接在所述第1节点和所述第2节点之间，当所述第1节点是第1逻辑电平时电阻值变大、是第2逻辑电平时电阻值变小的电阻元件；以所述第2节点作为输入，控制是否使输出节点成为第1逻辑电平的第1驱动晶体管；以与所述第1节点同一逻辑电平的信号作为输入，控制是否使所述输出节点成为第2逻辑电平的第2驱动晶体管。该半导体集成电路可输出DC噪音少的信号。
-
-
-
-
Search Results
5
records
(took 0.024 seconds)
