公开(公告)号：CN1441360A

公开(公告)日：2003-09-10

申请号：CN03106438.8

申请日：2003-02-25

Applicant: 松下电器产业株式会社

Inventor： 东利彦 ,  松村俊浩

IPC: G06F13/16

CPC classification number: G09G5/001 ,  G09G2340/125 ,  H04N5/44504

Abstract: 本发明公开了一种微电脑、总线控制装置及总线控制方法。让OSD电路根据显示数据量高效地去访问ROM。等待信号产生电路400，根据来自RAM104的显示控制数据DCS产生第一时间的高电平和第二时间的低电平交替着重复出现的等待信号WS。显示数据量越多，等待信号产生电路400就使等待信号WS的第一时间越长。当等待信号WS为高电平时，总线切换电路103将地址总线AB1/数据总线DB1/控制总线CB1与地址总线AB3/数据总线DB3/控制总线CB3连接起来；当等待信号WS为低电平时，总线切换电路103则将地址总线AB1/数据总线DB1/控制总线CB1与地址总线AB2/数据总线DB2/控制总线CB2连接起来。

公开(公告)号：CN1225706C

公开(公告)日：2005-11-02

申请号：CN03106438.8

申请日：2003-02-25

Applicant: 松下电器产业株式会社

Inventor： 东利彦 ,  松村俊浩

IPC: G06F13/16

CPC classification number: G09G5/001 ,  G09G2340/125 ,  H04N5/44504

Abstract: 本发明公开了一种微电脑、总线控制装置及总线控制方法。让OSD电路根据显示数据量高效地去访问ROM。等待信号产生电路400，根据来自RAM104的显示控制数据DCS产生第一时间的高电平和第二时间的低电平交替着重复出现的等待信号WS。显示数据量越多，等待信号产生电路400就使等待信号WS的第一时间越长。当等待信号WS为高电平时，总线切换电路103将地址总线AB1/数据总线DB1/控制总线CB1与地址总线AB3/数据总线DB3/控制总线CB3连接起来；当等待信号WS为低电平时，总线切换电路103则将地址总线AB1/数据总线DB1/控制总线CB1与地址总线AB2/数据总线DB2/控制总线CB2连接起来。