-
公开(公告)号:CN118210561A
公开(公告)日:2024-06-18
申请号:CN202410234675.6
申请日:2024-03-01
Applicant: 杭州迪普科技股份有限公司
IPC: G06F9/4401
Abstract: 本申请提供一种FPGA快速加载方法、装置、设备及介质。所述方法应用于CPLD,所述CPLD连接了CPU和FPGA,其中,所述方法包括:响应于FPGA配置加载指令,依次接收所述CPU分段发送的FPGA配置文件;将接收到的所述FPGA配置文件的数据片段依次存储在所述CPLD中的缓冲区中;将所述缓冲区中的所述数据片段依次发送给所述FPGA,以使所述FPGA加载所述FPGA配置文件。