公开(公告)号：CN111338700A

公开(公告)日：2020-06-26

申请号：CN202010112379.0

申请日：2020-02-24

Applicant: 杭州迪普科技股份有限公司

Inventor： 王晨 ,  任红军

IPC: G06F9/4401 ,  G06F13/42

Abstract: 本公开提供了一种加载FPGA版本的方法及装置、存储介质，其中，所述方法包括：在内核系统启动后，将与中央处理器连接的指定芯片上的第一管脚和第二管脚配置为输出信号有效的模式；调整所述第一管脚和所述第二管脚的输出电平，控制FPGA芯片设备上与所述第一管脚和所述第二管脚分别对应的第三管脚和第四管脚进行工作，加载FPGA基础版本后，使得所述FPGA芯片设备与所述中央处理器之间的高速串行计算机扩展总线标准PCIE链路处于连接状态；在所述PCIE链路处于连接状态之后，检测所述内核系统中是否已经存在所述FPGA芯片设备，获得检测结果；根据所述检测结果，至少执行重新扫描所述FPGA芯片设备的扫描操作。本公开提高了通过PCIE总线加载FPGA版本的稳定性。

公开(公告)号：CN111124514A

公开(公告)日：2020-05-08

申请号：CN201911318957.X

申请日：2019-12-19

Applicant: 杭州迪普科技股份有限公司

Inventor： 王晨 ,  任红军 ,  刘昊

IPC: G06F9/4401 ,  G06F9/445 ,  G06F8/71

Abstract: 本申请提供一种框式设备业务板松耦合的实现方法、系统及框式设备，所述框式设备至少包括：主控板、业务板，方法包括：主控板在重启之后检测到耦合标志位由第一值变更为第二值时，将业务板所在槽位的单板类型初始化为接口板，并将业务板的交换芯片上与该业务板的CPU相连的物理接口注册为面板口；业务板在重启之后检测到耦合标志位由第一值变更为第二值时，将该业务板的CPU上与该业务板的交换芯片相连的物理接口注册为面板口。应用该方法，可以使得框式设备中业务板的耦合模式从紧耦合模式变更为松耦合模式。

公开(公告)号：CN111124514B

公开(公告)日：2023-03-28

申请号：CN201911318957.X

申请日：2019-12-19

Applicant: 杭州迪普科技股份有限公司

Inventor： 王晨 ,  任红军 ,  刘昊

IPC: G06F9/4401 ,  G06F9/445 ,  G06F8/71

Abstract: 本申请提供一种框式设备业务板松耦合的实现方法、系统及框式设备，所述框式设备至少包括：主控板、业务板，方法包括：主控板在重启之后检测到耦合标志位由第一值变更为第二值时，将业务板所在槽位的单板类型初始化为接口板，并将业务板的交换芯片上与该业务板的CPU相连的物理接口注册为面板口；业务板在重启之后检测到耦合标志位由第一值变更为第二值时，将该业务板的CPU上与该业务板的交换芯片相连的物理接口注册为面板口。应用该方法，可以使得框式设备中业务板的耦合模式从紧耦合模式变更为松耦合模式。

公开(公告)号：CN112883007A

公开(公告)日：2021-06-01

申请号：CN202110193646.6

申请日：2021-02-20

Applicant: 杭州迪普科技股份有限公司

Inventor： 刘昊 ,  王晨

IPC: G06F16/188 ,  G06F5/06

Abstract: 本公开涉及一种用于Linux系统的本机协议报文的处理、装置、电子设备及计算机可读介质。该方法包括：Linux系统的硬件运行在用户态时获取本机协议报文；判断所述本机协议报文的应用场景；在所述应用场景为实时场景时，将所述本机协议报文转发至用户态协议栈进行处理；在所述应用场景为非实时场景时，将所述本机协议报文转发至内核态协议栈进行处理。本公开涉及的本机协议报文的处理方法、装置、电子设备及计算机可读介质，能够根据具体的应用场景来选择对本机报文处理的方式，满足不同场景的效率要求，还能够实现用户态和内核协议栈报文的交互。

公开(公告)号：CN111338700B

公开(公告)日：2022-11-25

申请号：CN202010112379.0

申请日：2020-02-24

Applicant: 杭州迪普科技股份有限公司

Inventor： 王晨 ,  任红军

IPC: G06F9/4401 ,  G06F13/42

Abstract: 本公开提供了一种加载FPGA版本的方法及装置、存储介质，其中，所述方法包括：在内核系统启动后，将与中央处理器连接的指定芯片上的第一管脚和第二管脚配置为输出信号有效的模式；调整所述第一管脚和所述第二管脚的输出电平，控制FPGA芯片设备上与所述第一管脚和所述第二管脚分别对应的第三管脚和第四管脚进行工作，加载FPGA基础版本后，使得所述FPGA芯片设备与所述中央处理器之间的高速串行计算机扩展总线标准PCIE链路处于连接状态；在所述PCIE链路处于连接状态之后，检测所述内核系统中是否已经存在所述FPGA芯片设备，获得检测结果；根据所述检测结果，至少执行重新扫描所述FPGA芯片设备的扫描操作。本公开提高了通过PCIE总线加载FPGA版本的稳定性。