-
公开(公告)号：CN119545818A
公开(公告)日：2025-02-28
申请号：CN202411912346.9
申请日：2024-12-24
Applicant: 杭州立昂微电子股份有限公司
Inventor： 刘伟
Abstract: 本发明公开了一种沟槽肖特基势垒二极管及制造方法，该二极管位于外延层中的沟槽由小上柱形开口和大下柱形开口构成台阶状，沟槽内为导电多晶硅，介质层将导电多晶硅与沟槽内壁外延层隔离，上柱形开口内壁的介质层小于下柱形开口内壁介质层的厚度。本发明的沟槽，上柱形小开口增大了正向导通时可导电面积，减小了正向导通压降；下柱形开口大避免了器件反向偏置时尖端放电效应；进一步的，沟槽的下柱形开口内壁覆盖介质层较厚，反向偏置时该部分介质层承担的压降增加；而上柱形开口侧壁薄介质层、反向偏置时利于台面结构外延层中形成耗尽夹断，两者均进一步改善了器件反向阻断性能、提高器件可靠性和寿命。
-
公开(公告)号：CN105576045B
公开(公告)日：2018-04-17
申请号：CN201610060658.0
申请日：2016-01-28
Applicant: 杭州立昂微电子股份有限公司
Inventor： 刘伟
IPC: H01L29/872 , H01L21/329 , H01L29/06
Abstract: 本发明公开了一种沟槽肖特基势垒二极管，包括有源区和截止区，有源区自上而下依次由阳极金属层、肖特基势垒金属层、第一导电类型轻掺杂的N型外延层、第一导电类型重掺杂的单晶硅衬底和阴极金属层构成，N型外延层上部设有若干沟槽，沟槽横向间隔设置，肖特基势垒金属层与相邻沟槽之间的N型外延层的顶面形成肖特基势垒接触，沟槽内填充有导电多晶硅，导电多晶硅与沟槽之间设有隔离层，隔离层的内部设有真空气隙，沟槽在有源区和截止区相互连通。该沟槽肖特基势垒二极管具有反向阻断电压高、反向偏压低忽然反向漏电低等优点。本发明还公开了一种沟槽肖特基势垒二极管的制造方法，该方法具有制造方法步骤少，制造成本等优点。
-
公开(公告)号：CN107359207A
公开(公告)日：2017-11-17
申请号：CN201710171378.1
申请日：2017-03-21
Applicant: 杭州立昂微电子股份有限公司
Inventor： 刘伟
IPC: H01L29/872 , H01L21/329 , H01L29/06
CPC classification number: H01L29/872 , H01L29/06 , H01L29/0611 , H01L29/66143
Abstract: 本发明公开了一种肖特基势垒二极管，包括:包括至少一个半导体单元，所述半导体单元包括第二导电类型掺杂衬底，在所述衬底的一侧上方同时设置有相互独立的第一沟槽和第二沟槽，所述第一沟槽和第二沟槽顶端开口处设置有金属层，所述金属层包括阴极金属层和阳极金属层；沿所述第一沟槽内壁设置有欧姆接触金属层，沿所述第二沟槽内壁设置有肖特基势垒金属层，所述第一沟槽的导电层沿与衬底相反的方向延伸与阴极金属层接触，所述第二沟槽的导电层沿与衬底相反的方向延伸与阳极金属层接触。另外，本发明还公开了一种肖特基势垒二极管的制造方法。采用本发明，降低了正向导通的压降。
-
公开(公告)号：CN119364782B
公开(公告)日：2025-04-25
申请号：CN202411910085.7
申请日：2024-12-24
Applicant: 杭州立昂微电子股份有限公司
Inventor： 刘伟
Abstract: 本发明公开了一种肖特基势垒二极管及其制造方法。该二极管的沟槽由上中下三个柱形口构成台阶状；沟槽内填充导电多晶硅；介质层将导电多晶硅与沟槽内壁外延层隔离，且上柱形口侧壁以及下柱形口内壁的介质层相对厚、中部柱形口侧壁的介质层相对薄，使得沟槽内壁的介质层形成上下厚、中部薄的分布。由于沟槽下部介质层较厚，反向偏置时承担压降增加，提高器件反向阻断能力；沟槽中部介质层薄，反向偏置时利于台面外延层中形成耗尽夹断，改善器件反向阻断性能；沟槽最上部介质层厚，只需少量多晶硅完成沟槽填充、降低成本，还可增大器件上表面多晶硅与外延层的距离，弱化势垒合金过程中多晶硅掺杂杂质通过势垒金属向外延层扩散、改善反向阻断漏电。
-
公开(公告)号：CN119497404A
公开(公告)日：2025-02-21
申请号：CN202411912350.5
申请日：2024-12-24
Applicant: 杭州立昂微电子股份有限公司
Inventor： 刘伟
Abstract: 本发明公开了一种台阶状沟槽肖特基势垒二极管及制造方法，该二极管由下至上包括阴极金属层、衬底，外延层、功能金属层及阳极金属层，外延层中分布台阶状沟槽，该沟槽由上下两个柱形开口构成、且上柱形开口小、下柱形开口大，沟槽内为导电多晶硅，介质层将导电多晶硅与外延层、肖特基势垒区和阳极电极区进行隔离，沟槽底部外延层中还含有离子注入区。本发明的沟槽，上柱形小开口增大了正向导通时可导电面积，降低了正向导通电流密度，减小了正向导通压降，改善正向导通性能；下柱形开口大，避免了器件反向偏置时尖端放电效应，改善器件反向阻断性能及器件可靠性和寿命。
-
Patent Agency Ranking
公开(公告)号：CN105742338A
公开(公告)日：2016-07-06
申请号：CN201610148745.1
申请日：2016-03-16
Applicant: 杭州立昂微电子股份有限公司
Inventor： 刘伟
IPC: H01L29/06 , H01L29/66 , H01L29/861 , H01L21/329
CPC classification number: H01L29/861 , H01L29/0603 , H01L29/6609
Abstract: 本发明公开了一种半导体整流器，包括第一导电类型轻掺杂的外延层，外延层上部横向间隔设置有若干第一沟槽，第一沟槽内填充有导电多晶硅，导电多晶硅与第一沟槽之间设有隔离层，隔离层向上凸出形成介质墙壁，介质墙壁的两侧设有导电多晶硅侧墙，外延层上部与导电多晶硅侧墙之间的区域形成第二沟槽，外延层上部设有横向均匀掺杂区和梯度掺杂区，梯度掺杂区与隔离层接触形成沟道，外延层下部、横向均匀掺杂区、梯度掺杂区及隔离层之间设有间隔区。本发明采用沟槽栅结构，同时具有短沟道和沟道掺杂梯度分布，具有更佳的正向导通特性。本发明还公开了一种半导体整流器制造方法，工艺步骤简单，工艺窗口大，易于控制，光刻次数少，制造成本低。
-
公开(公告)号：CN105810755B
公开(公告)日：2018-09-28
申请号：CN201610148516.X
申请日：2016-03-16
Applicant: 杭州立昂微电子股份有限公司
Inventor： 刘伟
IPC: H01L29/872 , H01L29/06 , H01L29/10 , H01L29/423 , H01L21/329
Abstract: 本发明公开了一种沟槽栅结构半导体整流器，外延层上部设有第一沟槽，第一沟槽内设有导电多晶硅，导电多晶硅与第一沟槽之间设有隔离层，隔离层上设有厚度小于隔离层的二氧化硅栅氧层，二氧化硅栅氧层向上延伸形成介质墙壁，介质墙壁的两侧设有导电多晶硅侧墙，外延层上部与导电多晶硅侧墙之间区域形成第二沟槽，外延层上部设有横向均匀掺杂区和梯度掺杂区，梯度掺杂区与隔离层接触形成沟道，外延层下部、横向均匀掺杂区、梯度掺杂区及隔离层之间设有间隔区。本发明采用厚隔离层与薄栅氧层结合的沟槽栅结构，具有短沟道和沟道掺杂梯度分布，正向导通特性佳。本发明还公开了一种沟槽栅结构半导体整流器制造方法，工艺窗口大，易于控制，光刻次数少。
-
公开(公告)号：CN107403863A
公开(公告)日：2017-11-28
申请号：CN201710155378.2
申请日：2017-03-15
Applicant: 杭州立昂微电子股份有限公司
Inventor： 刘伟
Abstract: 本发明公开了一种热电堆红外探测器及其制造方法，包括单晶硅衬底，垂直于单晶硅衬底下表面并向上垂直延伸的若干个柱状的热电偶，所述热电偶包括由第一材料构成的实心柱和包围实心柱的由第二材料构成的空心柱，所述实心柱和空心柱之间和空心柱外侧均设有第三介质层；所述实心柱和空心柱的顶部通过伸出单晶硅衬底上表面的第一金属层电连接，各个第一金属层之间和各个第一金属层之上均设有第一介质层，第一介质层上设有红外线吸收膜，所述第一介质层下表面与衬底上表面之间形成空腔，单晶硅衬底下表面设有第二介质层。本发明具有易于制造，可靠性好的特点。
-
公开(公告)号：CN107359208A
公开(公告)日：2017-11-17
申请号：CN201710272727.9
申请日：2017-04-24
Applicant: 杭州立昂微电子股份有限公司
Inventor： 刘伟
IPC: H01L29/872 , H01L29/41 , H01L21/329
CPC classification number: H01L29/872 , H01L29/41 , H01L29/66143
Abstract: 本发明公开了一种肖特基势垒二极管，包括第二导电类型掺杂单晶硅衬底，所述衬底上部设有第一导电类型掺杂区，所述第一导电类型掺杂区横向间隔设有多个第一沟槽，两相邻的第一沟槽之间形成有迁移区，所述迁移区和第一沟槽的导电层顶部设置有肖特基势垒金属层，肖特基势垒金属层上设置有阳极金属层；所述第一导电类型掺杂区横向还至少设置有一个第二沟槽，所述第二沟槽与迁移区之间间隔有第一沟槽，所述第二沟槽的导电层顶部设置有阴极金属层，所述阴极金属层与阳极金属层相互不连通。另外，本发明还公开了一种肖特基势垒二极管制造方法。采用本发明，提高了产品的性能和可靠性。
-
公开(公告)号：CN102916055B
公开(公告)日：2014-12-24
申请号：CN201210382236.7
申请日：2012-10-11
Applicant: 杭州立昂微电子股份有限公司
Inventor： 刘伟
IPC: H01L29/872 , H01L21/329
CPC classification number: H01L29/8725 , H01L29/66143
Abstract: 本发明公开了一种沟槽肖特基势垒二极管，解决了现有沟槽肖特基势垒二极管性能与可靠性低，反向漏电大，反向阻断能力差的问题，本发明中外延层的掺杂浓度由顶面至底面递增，沟槽中填充有第二导电类型非均匀掺杂且掺杂浓度由顶面至底面递减的导电多晶硅，凸台两侧的顶角形成第二导电类型重掺杂的凸台顶角保护区域，并且在阳极金属层底面增加了与导电多晶硅的顶面及凸台顶角保护区域的顶面均形成欧姆接触肖特基势垒金属层，本发明的沟槽肖特基势垒二极管反向漏电低，电压反向阻断能力佳，可靠性好。本发明还公开了一种沟槽肖特基势垒二极管的制造方法，该制造方法步骤少，制造成本低，能有效隔绝因隔离层局部损伤而被工艺过程损伤和杂质玷污的区域。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.039 seconds)
