公开(公告)号：CN114553189B

公开(公告)日：2025-04-15

申请号：CN202210120876.4

申请日：2022-02-09

Applicant: 杭州电子科技大学 ,  杭州电子科技大学富阳电子信息研究院有限公司

Inventor： 程知群 ,  孙庆冉 ,  乐超

IPC: H03H17/02

Abstract: 本发明公开了一种基于FPGA的并行均衡方法，所述方法通过步长可动态调整的LMS算法以及采用并行、流水线滤波结构，实现对通信数据的高效均衡。首先通过迭代因子可动态调整的LMS算法计算出均衡滤波器的抽头系数。其次，通过多级流水线,多路并行数据处理的方式，提高FPGA数据处理的效率。该发明可以实现，每个时钟周期M路数据并行输入均衡滤波器的同时有M路数据并行输出。通过并行、流水线方式，使得高速ADC的采集的数据FPGA能够高效进行均衡处理。

公开(公告)号：CN114553189A

公开(公告)日：2022-05-27

申请号：CN202210120876.4

申请日：2022-02-09

Applicant: 杭州电子科技大学富阳电子信息研究院有限公司 ,  杭州电子科技大学

Inventor： 程知群 ,  孙庆冉 ,  乐超

IPC: H03H17/02

Abstract: 本发明公开了一种基于FPGA的并行均衡方法，所述方法通过步长可动态调整的LMS算法以及采用并行、流水线滤波结构，实现对通信数据的高效均衡。首先通过迭代因子可动态调整的LMS算法计算出均衡滤波器的抽头系数。其次，通过多级流水线,多路并行数据处理的方式，提高FPGA数据处理的效率。该发明可以实现，每个时钟周期M路数据并行输入均衡滤波器的同时有M路数据并行输出。通过并行、流水线方式，使得高速ADC的采集的数据FPGA能够高效进行均衡处理。