-
Patent Agency Ranking
公开(公告)号：CN113890802B
公开(公告)日：2023-04-25
申请号：CN202111021212.4
申请日：2021-09-01
Applicant: 杭州电子科技大学富阳电子信息研究院有限公司 , 杭州电子科技大学
Abstract: 本发明公开了一种基于PN序列的符号定时同步方法，在发射端发射数据包中加载PN序列，在接收端通过自定义的自相关和噪声能量运算公式完成符号粗同步，联合PN序列的良好自相关特性完成符号细同步，同时，通过引入一种遗忘因子实现符号定时跟踪。本发明设计的训练序列自相关和噪声能量计算公式，在通过滑动窗口的三个阶段呈现良好的单调递增和递减特性，可高效实现符号粗同步。此外，联合PN序列良好的自相关特性，可通过找出接收训练序列与本地训练序列的自相关脉冲响应峰值点，提高符号细同步的精度，同时可区分出接收帧的帧序列号。引入一种遗忘因子系数来简化定时跟踪运算的复杂度，可提高整个系统的符号同步效率。
-
公开(公告)号：CN114297118A
公开(公告)日：2022-04-08
申请号：CN202111658957.1
申请日：2021-12-30
Applicant: 杭州电子科技大学富阳电子信息研究院有限公司 , 杭州电子科技大学
Abstract: 本发明公开了一种基于FPGA的40Gbps高速通信系统及方法，数据转接板包括PCIE接口和DDR4多帧缓存器；所述高速基带板包括AD_RAM逻辑模块、DA_RAM逻辑模块、JESD204B协议模块，数据转接板与高速基带板还均包括光纤收发逻辑模块，数据转接板与高速基带板通过光纤收发逻辑模块进行通信，PCIE接口与上位机通信，DDR4多帧缓存器与PCIE接口相连，通过PCIE接口与上位机的数据交换，AD_RAM逻辑模块和DA_RAM逻辑模块通过JESD204B协议模块与AD子卡和DA子卡进行数据交换。本发明构建了一条从发射端到接收端双向40Gbps完整的高速通信系统。
-
公开(公告)号：CN114297118B
公开(公告)日：2024-12-06
申请号：CN202111658957.1
申请日：2021-12-30
Applicant: 杭州电子科技大学 , 杭州电子科技大学富阳电子信息研究院有限公司
Abstract: 本发明公开了一种基于FPGA的40Gbps高速通信系统及方法，数据转接板包括PCIE接口和DDR4多帧缓存器；所述高速基带板包括AD_RAM逻辑模块、DA_RAM逻辑模块、JESD204B协议模块，数据转接板与高速基带板还均包括光纤收发逻辑模块，数据转接板与高速基带板通过光纤收发逻辑模块进行通信，PCIE接口与上位机通信，DDR4多帧缓存器与PCIE接口相连，通过PCIE接口与上位机的数据交换，AD_RAM逻辑模块和DA_RAM逻辑模块通过JESD204B协议模块与AD子卡和DA子卡进行数据交换。本发明构建了一条从发射端到接收端双向40Gbps完整的高速通信系统。
-
公开(公告)号：CN113890802A
公开(公告)日：2022-01-04
申请号：CN202111021212.4
申请日：2021-09-01
Applicant: 杭州电子科技大学富阳电子信息研究院有限公司 , 杭州电子科技大学
Abstract: 本发明公开了一种基于PN序列的符号定时同步方法，在发射端发射数据包中加载PN序列，在接收端通过自定义的自相关和噪声能量运算公式完成符号粗同步，联合PN序列的良好自相关特性完成符号细同步，同时，通过引入一种遗忘因子实现符号定时跟踪。本发明设计的训练序列自相关和噪声能量计算公式，在通过滑动窗口的三个阶段呈现良好的单调递增和递减特性，可高效实现符号粗同步。此外，联合PN序列良好的自相关特性，可通过找出接收训练序列与本地训练序列的自相关脉冲响应峰值点，提高符号细同步的精度，同时可区分出接收帧的帧序列号。引入一种遗忘因子系数来简化定时跟踪运算的复杂度，可提高整个系统的符号同步效率。
-
公开(公告)号：CN216956938U
公开(公告)日：2022-07-12
申请号：CN202123452364.8
申请日：2021-12-30
Applicant: 芯集科技(杭州)有限公司 , 杭州电子科技大学富阳电子信息研究院有限公司
Abstract: 本实用新型公开了一种基于FPGA的40Gbps高速通信系统的通信接口电路，数据转接板包括PCIE接口和DDR4多帧缓存器；所述高速基带板包括AD_RAM逻辑模块、DA_RAM逻辑模块、JESD204B协议模块，数据转接板与高速基带板还均包括光纤收发逻辑模块，数据转接板与高速基带板通过光纤收发逻辑模块进行通信，PCIE接口与上位机通信，DDR4多帧缓存器与PCIE接口相连，通过PCIE接口与上位机的数据交换，AD_RAM逻辑模块和DA_RAM逻辑模块通过JESD204B协议模块与AD子卡和DA子卡进行数据交换。本实用新型构建了一条从发射端到接收端双向40Gbps完整的高速通信系统。
-
-
-
-
Search Results
5
records
(took 0.05 seconds)
